特許

J-GLOBAL ID：200903011798719545

マルチプロセッサシステムおよびプログラム検証方法

発明者： 山下 淳一
出願人/特許権者： 日本電気株式会社
代理人 (1件)： 若林 忠
公報種別：公開公報
出願番号（国際出願番号）：特願平7-058770
公開番号（公開出願番号）：特開平8-255091
出願日： 1995年03月17日
公開日（公表日）： 1996年10月01日
要約：

【要約】 (修正有)【目的】 何らかの原因でプログラムが破壊された場合、最悪バックアップ装置からのファイルロードまでシステム再開のエスカレーションが進む危険性を未然に防止し、システムダウンタイムを大幅に短縮する。【構成】 アクト系プロセッサ1AI〜IAN及びスタンバイ系プロセッサISI〜ISNが同一のプログラムを使用するマルチプロセッサシステムにおいて、プログラムの内容を各プロセッサの間で比較検証し、不一致の場合、多数決論理で障害プロセッサを特定し、障害と特定されたプロセッサのスタンバイ系をシステムから切離し、障害プロセッサのメモリへ正常なプロセッサのメモリの内容を転送する。

請求項（抜粋）：

アクト系プロセッサとスタンバイ系プロセッサからなり、全プロセッサで同一のプログラムを使用するマルチプロセッサシステムのプログラム検証方法であって、コールドスタンバイ制御におけるスタンバイ系の装置を全て使用して、プログラムの内容を各プロセッサ間で周期的に比較し、プログラムの内容の不一致を検出した場合、多数決論理により障害プロセッサを特定し、該特定した障害プロセッサのスタンバイ系をシステムから切り離し、障害プロセッサのメモリへ正常なプロセッサのメモリの内容を転送する、マルチプロセッサシステムのプログラム検証方法。

IPC (3件)：

G06F 11/18 310 ,  G06F 11/20 310 ,  G06F 15/16 470

FI (3件)：

G06F 11/18 310 E ,  G06F 11/20 310 K ,  G06F 15/16 470 J

引用特許：

審査官引用 (4件)

• 特開昭62-156753
  
• 特開昭61-233845
  
• 特開昭62-202642
  
• 特開昭60-027293