特許

J-GLOBAL ID：200903011803814390

半導体装置及びその製造方法

発明者： 吉田 匡宏 ,  鈴木 和哉
出願人/特許権者： 沖電気工業株式会社
代理人 (1件)： 大西 健治
公報種別：公開公報
出願番号（国際出願番号）：特願平10-241676
公開番号（公開出願番号）：特開2000-077619
出願日： 1998年08月27日
公開日（公表日）： 2000年03月14日
要約：

【要約】【目的】 本発明は、ソフトエラー耐性に必要な電荷蓄積容量を確保することができる半導体装置と、その半導体装置を製造工程数の増大を抑制することができる半導体装置の製造方法を提供することを目的とする。【構成】 本発明は、半導体基板上に形成された第1トランジスタ105及び第1キャパシタ119により構成された第1メモリセル121と、前記半導体基板101上に形成された第2トランジスタ106及び第2キャパシタ120により構成された第2メモリセル122とを有する半導体装置において、前記第1キャパシタ119の第1ストレージノード115が、前記第2キャパシタ120の第2ストレージノード116の周囲を取り囲むように形成されていることを特徴とする半導体装置及びその製造方法である。

請求項（抜粋）：

半導体基板上に形成された第1及び第2トランジスタと、前記第1トランジスタに接続された第1下部電極、キャパシタ絶縁膜及び上部電極からなる第1キャパシタと、前記第2トランジスタに接続された第2下部電極、前記キャパシタ絶縁膜及び前記上部電極からなる第2キャパシタとを有する半導体装置において、前記第1下部電極は前記第2下部電極の周囲を取り囲むように形成されていることを特徴とする半導体装置。

IPC (2件)：

H01L 27/108 ,  H01L 21/8242

Fターム (11件)：

5F083AD21 ,  5F083AD48 ,  5F083GA18 ,  5F083JA19 ,  5F083JA32 ,  5F083MA06 ,  5F083MA17 ,  5F083NA02 ,  5F083PR03 ,  5F083PR21 ,  5F083PR39