半導体装置および半導体装置の製造方法

発明者：
出願人/特許権者：
代理人 (1件)：恩田博宣
公報種別：公開公報
出願番号（国際出願番号）：特願平6-105729
公開番号（公開出願番号）：特開平7-321217
出願日： 1994年05月19日
公開日（公表日）： 1995年12月08日
要約：

【要約】【目的】信頼性と駆動能力を共に最適化することが可能なMOSトランジスタを提供する。【構成】PMOSトランジスタ16のゲート電極7aはポリシリコン膜4上にシリコン窒化膜5が形成された構造になっている。そのため、ゲート電極7aの高さはシリコン窒化膜5の分だけゲート電極7bよりも高くなり、サイドウォールスペーサ11aの幅はサイドウォールスペーサ11bよりも大きくなる。この各サイドウォールスペーサ11a,11bをマスクとするイオン注入により、ソース・ドレイン領域が形成される。従って、PMOSトランジスタ16については、サイドウォールスペーサ11aの幅が大きいためオフセットも大きくなり、信頼性(ショートチャネル効果の抑制能力)が高められる。一方、NMOSトランジスタ15については、サイドウォールスペーサ11bの幅が小さいためn- 領域9の幅も小さくなり、駆動能力が高められる。

請求項（抜粋）：

不純物の濃度分布が不均一なトランジスタを備えた半導体装置。

IPC (3件)：

H01L 21/8238 , H01L 27/092 , H01L 29/78

FI (2件)：

H01L 27/08 321 E , H01L 29/78 301 S

前のページに戻る