特許
J-GLOBAL ID：200903011820025552
仮想計算機システムのアドレス変換バッファ制御方式
発明者：
,
,
,
出願人/特許権者：
代理人 (1件)：
武 顕次郎
公報種別：公開公報
出願番号（国際出願番号）：特願平5-279658
公開番号（公開出願番号）：特開平7-134659
出願日： 1993年11月09日
公開日（公表日）： 1995年05月23日
要約：
【要約】【目的】 TLBをパージする必要のある命令の実行を、他のIPに対するロック、PTLB命令の実行及びアンロックの各指示の発行を伴うことなく行わせ、オーバヘッドを除去してシステムの性能を向上させる。【構成】 本発明は、走行しているIP上のVMの持つVMIDを保持するVMIDレジスタを設け、VMの発行するアドレス変換バッファのパージを伴う命令の実行に当たり、該VMの持つVMIDと一致するVMIDエントリを持つアドレス変換バッファエントリを選択的にパージする機能に加え、他のVMIDエントリを持つアドレス変換バッファエントリを選択的にパージする制御機能を追加して構成される。あるいは、1つまたはそれ以上の他のVMの持つVMIDを格納するレジスタを設け、このVMIDレジスタを用いて、前記VMの持つVMIDと一致しない他のVMIDエントリを持つアドレス変換バッファエントリをも選択的にパージする制御機能を備えて構成される。
請求項（抜粋）：
アドレス変換機能を備える中央処理装置と、主記憶装置と、仮想計算機IDエントリを備えるアドレス変換バッファ及び1つまたはそれ以上の仮想計算機の個々の仮想計算機を識別するために割り当てられる仮想計算機IDを格納するレジスタを備えるアドレス変換機能とを備えて構成される情報処理システム上に構築される仮想計算機システムにおいて、前記中央処理装置上で走行する仮想計算機が発行するアドレス変換バッファのパージを伴う命令の実行に当たり、前記仮想計算機の持つ仮想計算機IDと一致する仮想計算機IDエントリを持つアドレス変換バッファエントリのみを選択的にパージすると共に、前記仮想計算機が持つ仮想計算機IDと一致しない他の仮想計算機が持つ仮想計算機IDである特定の仮想計算機IDエントリを持つアドレス変換バッファエントリをも選択的にパージすることを特徴とする仮想計算機システムのアドレス変換バッファ制御方式。
IPC (2件)：
G06F 9/46 350
, G06F 12/10
