特許
J-GLOBAL ID：200903011839737049
薄膜トランジスタパネルの製造方法
発明者：
出願人/特許権者：
公報種別：公開公報
出願番号（国際出願番号）：特願平3-355635
公開番号（公開出願番号）：特開平5-173186
出願日： 1991年12月24日
公開日（公表日）： 1993年07月13日
要約：
【要約】【目的】ゲートラインとキャパシタラインを陽極酸化処理してその表面に酸化膜を生成させるものでありながら、ゲートラインとキャパシタラインとを短絡させることなく酸化電圧印加ライン形成部を分離する。【構成】ゲートラインGLのみを酸化電圧印加ライン10に短絡させ、キャパシタラインCLはその端部をゲートラインGLに短絡させることにより、酸化電圧印加ライン10からゲートラインGLに電圧を印加するとともにこのゲートラインGLからキャパシタラインCLにも電圧を印加してゲートラインGLとキャパシタラインCLの陽極酸化処理を行ない、キャパシタラインCLのゲートライン短絡部を少なくとも陽極酸化処理を行なった後に切離し分離する。
請求項（抜粋）：
透明基板の上に、端子を交互に反対側に形成した複数本のゲートラインと、複数本のデータラインと、複数の薄膜トランジスタと、複数の画素電極と、前記画素電極との間にストレージキャパシタを構成する複数本のキャパシタラインと、この各キャパシタラインを共通接続する接地ラインとを設けた薄膜トランジスタパネルの製造方法において、前記基板上に、前記ゲートラインと前記キャパシタラインと酸化電圧印加ラインとを、前記ゲートラインの一端を前記酸化電圧印加ラインに短絡させ、かつ前記キャパシタラインの端部を前記ゲートラインに短絡させて形成する工程と、前記酸化電圧印加ラインから前記ゲートラインに電圧を印加するとともにこのゲートラインから前記キャパシタラインにも電圧を印加して陽極酸化処理を行ない、前記ゲートラインおよび前記キャパシタラインの表面に酸化膜を生成させる工程と、前記薄膜トランジスタと、前記画素電極と、前記データラインと、前記接地ラインとを形成する工程と、少なくとも前記陽極酸化処理を行なった後に前記キャパシタラインのゲートライン短絡部を切離し分離する工程と、からなることを特徴とする薄膜トランジスタパネルの製造方法。
IPC (3件)：
G02F 1/136 500
, H01L 27/12
, H01L 29/784
