特許
J-GLOBAL ID:200903011879871872
半導体装置およびその製造方法
発明者:
,
,
,
出願人/特許権者:
代理人 (1件):
芝野 正雅
公報種別:公開公報
出願番号(国際出願番号):特願2002-030389
公開番号(公開出願番号):特開2003-234272
出願日: 2002年02月07日
公開日(公表日): 2003年08月22日
要約:
【要約】【課題】アライメントマークとしての認識をより容易かつ高精度ならしめる位置検出溝を備える半導体装置、およびその位置検出溝を利用してパターンの重ね合わせを行う半導体装置の製造方法を提供する。【解決手段】この半導体基板は、下地膜11上に下層配線13を有し、その上面に形成された層間絶縁膜12には、コンタクトホール14とともにその加工パターンの基準位置を示す位置検出溝15がパターン形成されている。この位置検出溝15は、開口幅の異なる複数のバー状の溝の組が正方形SQの4辺に沿って4組配設されて構成されている。そしてそれら各組は、異なる開口幅をもつ3種の溝からなり、これらが正方形SQの中心から4辺の各方向に向けて放射状に、開口幅の広いものから順次配設されて上記位置検出溝15を構成している。
請求項(抜粋):
半導体基板上方の下地膜に、重ね合わせの際のアライメントマークを形成するための位置検出溝が設けられてなる半導体装置であって、前記位置検出溝が、それぞれ開口幅の異なる複数の溝の組み合わせからなることを特徴とする半導体装置。
IPC (4件):
H01L 21/027
, G03F 1/08
, G03F 9/00
, H01L 21/3213
FI (4件):
G03F 1/08 N
, G03F 9/00 H
, H01L 21/30 502 M
, H01L 21/88 C
Fターム (36件):
2H095BE03
, 5F033HH09
, 5F033JJ07
, 5F033JJ08
, 5F033JJ11
, 5F033JJ18
, 5F033JJ19
, 5F033JJ33
, 5F033NN06
, 5F033NN07
, 5F033QQ01
, 5F033QQ09
, 5F033QQ37
, 5F033QQ48
, 5F033VV00
, 5F033WW01
, 5F033XX01
, 5F033XX05
, 5F033XX06
, 5F033XX15
, 5F046AA20
, 5F046EA03
, 5F046EA04
, 5F046EA06
, 5F046EA09
, 5F046EA12
, 5F046EA13
, 5F046EA15
, 5F046EA18
, 5F046EA19
, 5F046EA22
, 5F046EB01
, 5F046EB05
, 5F046EC05
, 5F046FA09
, 5F046FC03
前のページに戻る