特許
J-GLOBAL ID:200903011896993353

プログラミングの変動性を除去するフラッシュ・メモリVDS補償技術

発明者:
出願人/特許権者:
代理人 (1件): 山川 政樹 (外5名)
公報種別:公表公報
出願番号(国際出願番号):特願平10-541608
公開番号(公開出願番号):特表2001-517350
出願日: 1998年01月28日
公開日(公表日): 2001年10月02日
要約:
【要約】不揮発性メモリ・装置(300)。一実施形態では、不揮発性メモリ装置(300)は、ビット線と、ソース線と、ビット線に結合されたドレイン、ソース線に結合されたソース、制御ゲート、および浮動ゲートを有する不揮発性メモリ・セルとを含む。また、不揮発性メモリ装置(300)は、ソース線に結合され不揮発性メモリ・セルをプログラミングする際にソース線電圧を生成するソース電圧生成回路(312)を含む。ソース電圧生成回路(312)はメモリ・アレイ(322)における不揮発性メモリ・セルの位置に基づいてソース線電圧を変化させる。不揮発性メモリ装置(300)はまた、ビット線に結合され、不揮発性メモリ・セルをプログラミングする際にビット線電圧を生成するドレイン電圧生成回路(308)を含む。ドレイン電圧生成回路(308)はメモリ・アレイ(322)における不揮発性メモリ・セルの位置に基づいてビット線電圧を変化させる。
請求項(抜粋):
ビット線と、ソース線と、ビット線に結合されたドレイン、ソース線に結合されたソース、制御ゲート、および浮動ゲートを有する不揮発性メモリ・セルとを含むメモリ・アレイと、 ソース線に結合され、不揮発性メモリ・セルをプログラミングする際にソース線電圧を生成し、メモリ・アレイ内における不揮発性メモリ・セルの位置に基づいてソース線電圧を変えるソース電圧生成回路とを含む不揮発性メモリ装置。
引用特許:
審査官引用 (6件)
  • 特開平1-033794
  • 半導体記憶装置
    公報種別:公開公報   出願番号:特願平5-132711   出願人:株式会社日立製作所, 日立東部セミコンダクタ株式会社
  • 特開昭62-067796
全件表示

前のページに戻る