特許

J-GLOBAL ID：200903011930460904

LDMOSトランジスタ素子及びその製造方法

発明者： 崔 詠 ▲スク▼
出願人/特許権者： 三星電子株式会社
代理人 (1件)： 萩原 誠
公報種別：公開公報
出願番号（国際出願番号）：特願平9-221764
公開番号（公開出願番号）：特開平10-270709
出願日： 1997年08月18日
公開日（公表日）： 1998年10月09日
要約：

【要約】【課題】 降伏電圧、動作速度、電流駆動能力、オン抵抗、耐圧などの電気的特性を良好にし得るとともに、生産性を高めることができるLDMOSトランジスタ素子及びその製造方法を提供すること。【解決手段】 n- - 型第1領域14b、n- 型第2ドーピング領域44b、n+ 型第3ドーピング領域18b、n0 型第4ドーピング領域46bを設けて、線形的に傾斜したドーピングプロファイルを持つスリプト領域およびドレイン領域を構成する。また、ラウンド形状の下面が半導体層14に食い込むようにフィールド酸化膜27bを形成するとともに、該フィールド酸化膜27bの下面を囲んで前記第4ドーピング領域46bを形成する。

請求項（抜粋）：

シリコン基板、このシリコン基板上のバツファ酸化膜、このバッファ酸化膜上の第1導電型の半導体層からなるSOl基板と、このSOl基板上に形成されたLDMOSトランジスタからなり、LDMOSトランジスタは、前記半導体層の一部に形成された第2導電型のウエル領域と、前記ウエル領域内に形成された第1導電型のソース領域と、前記ウエル領域と隣接する前記半導体層部分からなる第1導電型の第1領域と、前記第1領域に隣接して前記半導体層に形成された第1導電型の第2ドーピング領域と、前記第2ドーピング領域内に形成された第1導電型の第3ドーピング領域とを有し、前記第2ドーピング領域は前記第1領域よりは高く、前記第3ドーピング領域よりは低く不純物がドーピングされ、この第2ドーピング領域と第3ドーピング領域および第1領域とでドレイン領域が構成され、前記第1領域と第2ドーピング領域とでスリプト領域が構成されたことを特徴とするLDMOSトランジスタ素子。

IPC (2件)：

H01L 29/786 ,  H01L 21/336

FI (2件)：

H01L 29/78 616 A ,  H01L 29/78 616 M