特許

J-GLOBAL ID：200903011961527268

電界効果トランジスタ

発明者： 田中 丈士 ,  土屋 忠巌 ,  高野 和人
出願人/特許権者： 日立電線株式会社
代理人 (1件)： 平田 忠雄
公報種別：公開公報
出願番号（国際出願番号）：特願2000-003037
公開番号（公開出願番号）：特開2001-196386
出願日： 2000年01月11日
公開日（公表日）： 2001年07月19日
要約：

【要約】【課題】ピンチオフに要する電圧を低減化できるとともに、サンプル間におけるピンチオフに要する電圧のバラツキを防止することができる電界効果トランジスタを提供する。【解決手段】GaAs基板1と、GaInPチャンネル層3とを有する化合物半導体多層薄膜を備えた電界効果トランジスタにおいて、前記GaAs基板1と、前記GaInPチャンネル層3との間に、AlInPバッファー層2a、又はAlGaInPバッファー層を設ける。

請求項（抜粋）：

GaAs基板と、GaInPチャンネル層とを有する化合物半導体多層薄膜を備えた電界効果トランジスタにおいて、前記GaAs基板と、前記GaInPチャンネル層との間に、AlInPバッファー層を設けたことを特徴とする電界効果トランジスタ。

IPC (2件)：

H01L 21/338 ,  H01L 29/812

FI (2件)：

H01L 29/80 B ,  H01L 29/80 F

Fターム (4件)：

5F102FA00 ,  5F102GJ05 ,  5F102GK04 ,  5F102GL04