特許

J-GLOBAL ID：200903011982169701

不揮発性半導体記憶装置

発明者： 伊藤 寧夫 ,  作井 康司
出願人/特許権者： 株式会社東芝
代理人 (1件)： 鈴江 武彦 (外6名)
公報種別：公開公報
出願番号（国際出願番号）：特願平10-048365
公開番号（公開出願番号）：特開平10-302488
出願日： 1998年02月27日
公開日（公表日）： 1998年11月13日
要約：

【要約】【課題】 選択的自己昇圧方式を採用するNAND型EEPROMにおいて、非選択NAND型メモリセル列での書き込み禁止の信頼性を高め、且つ選択されたNAND型メモリセル列では、複数のメモリセルに対してランダムに書き込むことを可能にすること。更に、従来よりも低い消去電圧を用いたNAND型EEPROMのデータ消去を可能にし、素子の微細化、信頼性の向上および歩留まりの向上を可能にすること。【解決手段】 選択的自己昇圧において、選択されたメモリセルの隣接セルの制御ゲートに対しても、該セルがONする程度の中間電圧を印加することにより、隣接セルがノーマリOFF状態であってもビット線電位が伝わるようにする。また、消去時においても自己昇圧を利用して、制御ゲートに印加する消去電圧の絶対値を低下させる。

請求項（抜粋）：

直列に接続された電気的に書き替え可能な複数のメモリセルと、前記複数のメモリセルのビット線側の一端に設けられた第一の選択ゲートトランジスタと、前記複数のメモリセルのソース線側の他端に設けられた第二の選択ゲートトランジスタとで構成されたNAND型メモリセル列を具備した不揮発性半導体記憶装置であって、選択されたNAND型メモリセル列の選択されたメモリセルに書き込みを行うに際し、前記選択されたNAND型メモリセル列にはビット線から低電圧が印加される一方、この選択されたNAND型メモリセル列との間で制御ゲート電極を共有する非選択NAND型メモリセル列には、ビット線から高電圧が印加されると共に、そのチャネル領域の電位が浮遊状態にされ、前記選択されたメモリセルの制御ゲート電極に、前記選択されたNAND型メモリセル列におけるチャネル領域との間の電位差がデータの書き込みに十分であるような第1の電圧が印加され、前記選択されたメモリセルに隣接するメモリセルのうち、少なくとも一方のメモリセルの制御ゲート電極に、ノーマリOFFの状態にある場合の該メモリセルをONさせるのに十分であり、且つ非選択NAND型メモリセル列では、選択されたメモリセルと前記制御ゲート電極を共有したメモリセルにおけるチャネル電位の選択的自己昇圧を可能とする第2の電圧が印加されることを特徴とする不揮発性半導体記憶装置。

IPC (6件)：

G11C 16/02 ,  G11C 16/04 ,  H01L 27/115 ,  H01L 21/8247 ,  H01L 29/788 ,  H01L 29/792

FI (4件)：

G11C 17/00 611 F ,  G11C 17/00 622 E ,  H01L 27/10 434 ,  H01L 29/78 371