特許
J-GLOBAL ID：200903011986915114
圧接型半導体素子
発明者：
出願人/特許権者：
代理人 (1件)：
志賀 富士弥 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平4-015621
公開番号（公開出願番号）：特開平5-218397
出願日： 1992年01月31日
公開日（公表日）： 1993年08月27日
要約：
【要約】 (修正有)【目的】 制御電極であるゲート電極を圧接するにあたって、主電極であるカソード電極とアノード電極の圧接とは独立的に行えるようにすることにより、機械的な特性と電気的な特性に優れた圧接型半導体素子を得る。【構成】 半導体基体の両主表面にそれぞれ主電極を有し、一方の主電極であるゲート電極5は、制御電極であるゲート電極5に取り囲まれ分散配置され、また熱緩衝板7を介して圧接により外部電極へ接続されるゲートターンオフサイリスタ等の圧接型半導体素子においては、ゲート電極はカソードポストとアノードポストの圧接の際にばね等の弾性体により外部電極に接続されるゲートリング10が半導体基体上の素子外周付近に設けられたゲート電極に圧接される。またゲートリング圧接位置と対称の位置のアノード側の半導体基体の面も同時にばね12等の弾性体により圧接する構造にする。
請求項（抜粋）：
半導体基体の両主表面にそれぞれ主電極が設けられ、一方の主電極は制御電極に取り囲まれ、前記両主電極は熱緩衝板を介して圧接により外部電極に接続されるとともに、前記半導体基体上の素子外周付近に設けられ前記制御電極を外部電極に接続する金属リングが前記半導体基体の主表面上に設けられてなる半導体素子において、前記金属リングを介して前記制御電極に圧接力を印加する第1の圧接部材と、該第1の圧接部材による圧接応力を支承して前記制御電極を前記半導体基体に圧接させる第2の圧接部材を設けて構成したことを特徴とする圧接型半導体素子。
IPC (2件)：
前のページに戻る
