特許

J-GLOBAL ID：200903012017013274

半導体装置の製造方法

発明者： 礒部 晶
出願人/特許権者： 日本電気株式会社
代理人 (1件)： 京本 直樹 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平5-296458
公開番号（公開出願番号）：特開平7-147278
出願日： 1993年11月26日
公開日（公表日）： 1995年06月06日
要約：

【要約】【目的】層間絶縁膜の表面を化学機械研磨で平坦化するに際して、制御性,および生産性のより方法を提供する。【構成】半導体基板11表面にセル部素子領域12,周辺回路部素子領域13を形成した後、リフローされたBPSG膜14を形成する。フォトレジスト膜15をマスクにBPSG膜14を所望の深さだけ除去し、BPSG膜14a,突起部16を形成する。短時間の化学機械研磨によるBPSG膜14a,突起部16の除去により、平坦な表面を有するBPSG膜14bが得られる。

請求項（抜粋）：

半導体基板表面に所望の素子を形成してセル部素子領域と周辺回路部素子領域とを形成する工程と、前記セル部素子領域および前記周辺回路部素子領域を含んだ前記半導体基板表面上に、滑らかな表面を有する所定の膜厚の層間絶縁膜を形成する工程と、前記セル部素子領域の外周部近傍上を除いた該セル部素子領域上に開口部を有するフォトレジスト膜を前記層間絶縁膜表面上に形成し、該フォトレジスト膜をマスクにして所望の深さの該層間絶縁膜をエッチングして該セル部素子領域の外周部近傍上の該層間絶縁膜に突起部を形成する工程と、前記フォトレジスト膜を除去し、前記層間絶縁膜を研磨して少なくとも前記突起部を除去する工程とを有することを特徴とする半導体装置の製造方法。