メモリ情報読出方式

発明者：
出願人/特許権者：
代理人 (1件)：京本直樹 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平4-197965
公開番号（公開出願番号）：特開平6-044141
出願日： 1992年07月24日
公開日（公表日）： 1994年02月18日
要約：

【要約】 (修正有)【目的】CPUと外付けの汎用ROMを用いた装置に於いて、この汎用ROMの内容を外部から不法に読みだして解析されることを防ぐことを目的とする。【構成】CPU1がアドレスバス7によってアドレスデコーダ2、RAM3、ROM4と接続され、またデータライン8、9およびデータライン切替回路5、データバス10およびデータのビット入れ替えを行うデータ変換回路6によってROM4と接続され、更にアドレスデコーダ2によってRAM3/ROM4の選択並びにデータライン切替回路5の制御を行う構成を有し、CPU1がROM4を読み出すときはデータ変換回路6によってビットを入れ換えられたデータを読み出し、さらにこれらの回路を少なくともRAM3、ROM4以外の部分を同一単一パッケージLSIの制御回路13にて構成する。

請求項（抜粋）：

CPUと、このCPUの動作情報を記憶するメモリと、前記CPUおよび前記メモリ間のデータ送受の為の信号線と、前記CPUを実装する制御回路内に前記信号線の総てあるいは一部内に構成し、前記メモリから読み出されたデータを予め定められたある一定の法則に従って変換する変換回路とを有して、前記ある一定の法則を知らない者が前記メモリ内に保有する情報を読み出して解読する事を防止することを特徴とするメモリ情報読出方式。

前のページに戻る