特許
J-GLOBAL ID:200903012039372600

半導体装置及びその製造方法

発明者:
出願人/特許権者:
代理人 (1件): 安富 耕二 (外1名)
公報種別:公開公報
出願番号(国際出願番号):特願平9-228330
公開番号(公開出願番号):特開平11-067769
出願日: 1997年08月25日
公開日(公表日): 1999年03月09日
要約:
【要約】【課題】 実装有効面積率を向上させ、高機能化した半導体装置及びその製造方法に関する。【解決手段】 回路素子と、回路素子と接続する複数の電極73,75,76がその主面に設けられた半導体基板60と、この半導体基板と同じ材料のブロックからなり、ブロックはその一部領域にブロックを貫通する金属層101,102 が埋めこまれており、かつ半導体基板60の周辺に、これと一定間隔離間して配置された複数の外部接続用電極63,64と、電極73,75,76と外部接続用電極63,64とを電気的に接続するための配線パターン67をその主面に有し、半導体基板60及び外部接続用電極63,64と対向して配置された配線基板65と、配線パターン67と半導体チップの電極73,75,76と外部接続用電極63,64とを電気的に接続し、かつ半導体基板60と配線基板との間に空間が形成されるように設けられた接続手段68とを有すること。
請求項(抜粋):
回路素子と、前記回路素子と接続する複数の電極がその主面に設けられた半導体基板と、前記半導体基板と同じ材料のブロックからなり、前記ブロックはその一部領域に前記ブロックを貫通する金属層が埋めこまれており、かつ前記半導体基板の周辺に、前記半導体基板と一定間隔離間して配置された複数の外部接続用電極と、前記電極と前記外部接続用電極とを電気的に接続するための配線パターンをその主面に有し、前記半導体基板及び前記外部接続用電極と対向して配置された配線基板と、前記配線パターンと前記半導体チップの電極及び前記外部接続用電極とを電気的に接続し、かつ前記半導体基板と前記配線基板との間に空間が形成されるように設けられた接続手段とを有することを特徴とする半導体装置。
IPC (4件):
H01L 21/3205 ,  H01L 21/60 311 ,  H01L 21/331 ,  H01L 29/73
FI (3件):
H01L 21/88 T ,  H01L 21/60 311 S ,  H01L 29/72
引用特許:
審査官引用 (5件)
  • 特開平1-185943
  • 特開平4-118957
  • 特開平3-248551
全件表示

前のページに戻る