特許
J-GLOBAL ID：200903012046330149
NAND型フラッシュメモリ
発明者：
出願人/特許権者：
代理人 (1件)：
酒井 昭徳
公報種別：公開公報
出願番号（国際出願番号）：特願2002-265849
公開番号（公開出願番号）：特開2004-103162
出願日： 2002年09月11日
公開日（公表日）： 2004年04月02日
要約：
【課題】NAND型フラッシュメモリにおいて、複雑なファイル管理をおこなわなくても、欠陥ブロックへのアクセスを回避し、リードイネーブルのトグル動作だけで、指定アドレスに対応するデータ以降のデータを順次出力させること。【解決手段】メモリセルアレイ51の各ブロックごとに、正常であるか否かを識別するためのフラグを記録した不揮発性の良/不良フラグ記憶セル62と、上記フラグに基づきブロックの良否を判定する良/不良判定回路63を設ける。あるブロックの最終ページのデータが外部へ出力されたら、つぎのブロックが正常であるか否かの判定をおこない、正常でない場合は、正常なブロックに達するまで、順次、後続のブロックの良否の判定をおこなう。その間、メモリセルアレイ51へのアクセスを禁止し、正常なブロックに達したら、そのブロックからのデータの読み出しを再開する。【選択図】 図1
請求項（抜粋）：
複数のブロックで構成され、かつ各ブロックが複数のページで構成されたメモリセルアレイと、
前記メモリセルアレイから読み出されたページ単位のデータを保持するデータレジスタと、
前記メモリセルアレイから前記データレジスタヘ転送される1ページ分のデータを指定するページアドレス、および当該ページを含むブロックを指定するブロックアドレスを保持し、かつ前記データレジスタに保持された1ページ分のデータが外部へ出力されるたびに前記ページアドレスが更新されるアドレスレジスタと、
前記メモリセルアレイの各ブロックごとに、正常なブロックであるか、または欠陥を含むブロックであるかを識別するためのフラグを記録した不揮発性の良/不良フラグ記憶セルと、
前記アドレスレジスタに保持されているブロックアドレスにより指定されたブロックに対応するフラグを前記良/不良フラグ記憶セルから読み出し、読み出されたフラグに基づいて当該ブロックの良否を判定する処理を、ブロックが正常であるという判定結果が得られるまで繰り返しおこなう良/不良判定回路と、
前記良/不良判定回路でブロックが正常であるという判定結果が得られた場合に、前記メモリセルアレイから前記データレジスタヘのページ単位のデータ転送を再開する制御回路と、
を具備することを特徴とするNAND型フラッシュメモリ。
IPC (2件)：
FI (3件)：
G11C17/00 601E
, G11C17/00 613
, G11C17/00 622E
5B025AD05
, 5B025AE05
, 5B025AE08
