特許

J-GLOBAL ID：200903012067868289

ラッチ回路及びフリップフロップ回路

発明者： 矢野 直佳 ,  大田黒 幸雄
出願人/特許権者： 株式会社東芝
代理人 (1件)： 三好 秀和 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平5-048218
公開番号（公開出願番号）：特開平6-260901
出願日： 1993年03月09日
公開日（公表日）： 1994年09月16日
要約：

【要約】【目的】 この発明は、小面積化とともに、動作速度及び安定性を向上させたラッチ回路及びフリップフロップ回路を提供することを目的とする。【構成】 この発明は、相互の入出力端子が接続されて、一方の相互接続点を出力端子Qとする1対のインバータ2,3と、入力端子Dと1対のインバータ2,3の他方の相互接続点との間に接続されて、クロック信号により導通制御されてなるN型のトランスミッションゲート1と、入力端子Dに与えられる入力信号により導通制御されるN型のトランジスタ4とクロック信号により導通制御されるN型のトランジスタ5が1対のインバータ2,3の一方の相互接続点とグランドとの間に直列接続されてなる回路とから構成される。

請求項（抜粋）：

相互の入出力端子が接続されて、一方の相互接続点を出力端子とする1対の反転回路と、入力端子と1対の反転回路の他方の相互接続点との間に接続されて、制御信号により導通制御されてなる第1導電型の第1のFET(電界効果トランジスタ)と、制御信号により導通制御される第1導電型の第2のFETと入力端子に与えられる入力信号により導通制御される第1導電型の第3のFETが1対の反転回路の一方の相互接続点と電源との間に直列接続されてなる回路とを有することを特徴とするラッチ回路。

引用特許：

審査官引用 (3件)

• 特開昭60-224319
  
• 特開昭60-224319
  
• 特開昭60-224319