特許
J-GLOBAL ID：200903012115752921
半導体装置及び半導体モジュール
発明者：
,
,
,
出願人/特許権者：
,
代理人 (1件)：
秋田 収喜
公報種別：公開公報
出願番号（国際出願番号）：特願平11-216322
公開番号（公開出願番号）：特開2001-044325
出願日： 1999年07月30日
公開日（公表日）： 2001年02月16日
要約：
【要約】【課題】 パッケージサイズを増大させずに、実装面への基板配線を可能とする。【解決手段】 搭載された半導体チップと電気的に接続された外部電極が列状に配置された半導体装置において、前記外部電極の列方向の間隔を不等ピッチとする。また、半導体チップと電気的に接続されている複数の外部電極が等間隔に配置された外部電極の列が行方向に複数配置された半導体装置において、前記外部電極の各列の外部電極の数を異ならせる。また、前記半導体装置を基板に複数実装し、前記外部電極と前記基板の接続電極とを電気的に接続した半導体モジュールにおいて、前記半導体装置の外部電極の列方向の間隔を不等ピッチとし、前記外部電極と対応する基板の接続電極間の実装面に配線を形成する。上述した手段によれば、前記接続電極の間隔が広い部分にて、基板実装面に各半導体装置を並列に接続する共通配線を通すことが可能となる。
請求項（抜粋）：
搭載された半導体チップと電気的に接続された外部電極が列状に配置された半導体装置において、前記外部電極の列方向の間隔が不等ピッチとなっていることを特徴とする半導体装置。
IPC (2件)：
FI (2件)：
H01L 23/12 L
, H01L 21/92 602 N
