特許

J-GLOBAL ID：200903012138499832

表示基板、これを具備する液晶表示パネル及び表示装置

発明者： 崔 晋 榮 ,  全 珍
出願人/特許権者： 三星電子株式会社
代理人 (2件)： 小野 由己男 ,  稲積 朋子
公報種別：公開公報
出願番号（国際出願番号）：特願2006-300724
公開番号（公開出願番号）：特開2007-128094
出願日： 2006年11月06日
公開日（公表日）： 2007年05月24日
要約：

【課題】高開口率の画素構造を有する表示基板とこれを具備した液晶表示パネル及び液晶表示装置を提供する。【解決手段】第1画素部には、n番目のゲート配線とm番目のソース配線に接続された第1スイッチング素子が形成され、第2画素部には、第1画素部と隣接し、n-1番目のゲート配線とm番目のソース配線に接続された第2スイッチング素子が形成され、第3画素部には、第1画素部と隣接し、n+1番目のゲート配線とm番目のソース配線に接続された第3スイッチング素子が形成され、1画素電極は、第1スイッチング素子に接続されるように第1及び第2画素部に形成され、第2画素電極は、第2スイッチング素子に接続されるように第2画素部に一部分が形成され、第3画素電極は、第3スイッチング素子と接続されるように第1及び第3画素部に形成され、これによって、高開口率の画素構造を有し、表示品質を向上させる。【選択図】図4

請求項（抜粋）：

n番目のゲート配線とm番目のソース配線に接続された第1スイッチング素子が形成された第1画素部と、 前記第1画素部と隣接し、n-1番目のゲート配線と前記m番目のソース配線に接続された第2スイッチング素子が形成された第2画素部と、 前記第1画素部と隣接し、n+1番目のゲート配線と前記m番目のソース配線に接続された第3スイッチング素子が形成された第3画素部と、 前記第1スイッチング素子に接続され、前記第1及び第2画素部に形成された第1画素電極と、 前記第2スイッチング素子に接続され、前記第2画素部に一部分が形成された第2画素電極と、 前記第3スイッチング素子と接続され、前記第1及び第3画素部に形成された第3画素電極と、 を含むことを特徴とする表示基板。

IPC (2件)：

G02F 1/136 ,  G02F 1/133

FI (2件)：

G02F1/1368 ,  G02F1/1335 505

Fターム (19件)：

2H091FA02Y ,  2H091FA35Y ,  2H091LA15 ,  2H092GA13 ,  2H092JA26 ,  2H092JA28 ,  2H092JA34 ,  2H092JA37 ,  2H092JA41 ,  2H092JB22 ,  2H092JB31 ,  2H092JB51 ,  2H092JB56 ,  2H092JB57 ,  2H092JB69 ,  2H092KA05 ,  2H092KB24 ,  2H092KB25 ,  2H092NA07