特許
J-GLOBAL ID：200903012140530348
半導体装置の製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
五十嵐 省三
公報種別：公開公報
出願番号（国際出願番号）：特願平7-306491
公開番号（公開出願番号）：特開平9-129732
出願日： 1995年10月31日
公開日（公表日）： 1997年05月16日
要約：
【要約】【課題】 回路速度低下及び平坦性を犠牲にすることなく、配線ピッチを小さく出来なかった。【解決手段】 半導体基板1上に下層配線層2に形成し、この下層配線層2上に絶縁層3を形成し、これらをパターニングする。次いで、パターニングされた絶縁層3及び半導体基板1上に絶縁層3と材質が異なる絶縁層5を形成し、この絶縁層5の一部をエッチング除去して絶縁層3の一部を露出させる。次いで、この露出された絶縁層3をエッチング除去する。次いで、絶縁層3,5の除去されたスルーホールTHに導体層7を埋設し、この導体層7上かつ絶縁層5上に配線層8a,8bを形成する。
請求項（抜粋）：
半導体基板(1)上に第1の配線層(2)に形成する工程と、該第1の配線層上に第1の絶縁層(3)を形成する工程と、該第1の絶縁層及び前記第1の配線層をパターニングする工程と、該パターニングされた第1の絶縁層及び前記半導体基板上に前記第1の絶縁層と材質が異なる第2の絶縁層(5)を形成する工程と、該第2の絶縁層の一部をエッチング除去して前記第1の絶縁層の一部を露出させる第1のエッチング工程と、該露出された第1の絶縁層をエッチング除去する第2のエッチング工程とを具備する半導体装置の製造方法。
IPC (2件)：
H01L 21/768
, H01L 21/3065
H01L 21/90 A
, H01L 21/302 N
