特許

J-GLOBAL ID：200903012172460090

超大規模集積回路における同期クロックのスキューを除去するシステム及び方法

発明者： サミュエル・ディー・ナフジガー ,  ユージーン・ゼット・バータ ,  ジェラルド・エム・ブレア ,  ジェイムス・スティーブン・ウェルズ
出願人/特許権者： ヒューレット・パッカード・カンパニー
代理人 (1件)： 古谷 馨 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願2001-023418
公開番号（公開出願番号）：特開2001-274341
出願日： 2001年01月31日
公開日（公表日）： 2001年10月05日
要約：

【要約】 (修正有)【課題】 VLSI回路全体にわたる論理ブロック間のクロックスキューを制御する集積回路の提供。【解決手段】 基準クロックと、集積回路上の複数のゾーンに基準クロックを経路指示するクロック分配ネットワークと、ゾーンの各々がクロックバッファ315を備え、このクロックバッファが、基準クロックを遅延させ、それぞれのゾーンに対応するゾーンクロック信号を生成可能であることと、複数のクロックバッファと通信し、対象の回路ゾーンからのゾーンクロック信号と隣接する回路ゾーンからのゾーンクロック信号とを比較する位相比較器325と、この位相比較器が生成する制御信号が、回路ゾーンクロック間の相対的な位置に応じて、特定の回路ゾーンに対して、ゾーンクロック信号を調整するようにクロックバッファに指示可能であり、このクロックバッファが制御信号に応答する遅延素子420を備えている。

請求項（抜粋）：

クロック信号のスキューを除去する集積回路であって、基準クロックと、前記集積回路上の複数のゾーン(320、340、360、380)に前記基準クロックを経路指示するよう構成されているクロック分配ネットワークと、前記ゾーンの各々がクロックバッファ(315)を備え、このクロックバッファが、前記基準クロックを遅延させ、それぞれのゾーンに対応するゾーンクロック信号を生成することが可能であることと、複数のクロックバッファ(315)と通信し、対象の回路ゾーンからのゾーンクロック信号と1以上の隣接する回路ゾーンからのゾーンクロック信号とを比較する、1以上の位相比較器(325)と、この位相比較器(325)が、さらに制御信号を生成するように構成され、この制御信号が、回路ゾーンクロック間の相対的な位置に応じて、特定の回路ゾーンに対して、前記ゾーンクロック信号を調整するようにクロックバッファ(315)に指示することが可能であり、このクロックバッファ(315)が前記制御信号に応答する遅延素子(420)を備えていることと、からなる集積回路。

IPC (3件)：

H01L 27/04 ,  H01L 21/822 ,  G06F 1/10

FI (2件)：

H01L 27/04 D ,  G06F 1/04 330 A