特許
J-GLOBAL ID：200903012180729392
デジタル回路装置
発明者：
出願人/特許権者：
代理人 (1件)：
高田 守
公報種別：公開公報
出願番号（国際出願番号）：特願平5-250429
公開番号（公開出願番号）：特開平7-106961
出願日： 1993年10月06日
公開日（公表日）： 1995年04月21日
要約：
【要約】【目的】 VCO 回路が出力する内部クロックを停止させた後に、内部クロックを再開する場合、外部クロックと内部クロックとの位相合わせに要する時間を短縮する。【構成】 VCO 回路17から出力される内部クロックの発振周波数を決める制御電圧をデジタル化するアナログ/デジタル変換回路7と、デジタル化した値を保持する記憶回路10と、保持しているデジタル値を補正してデジタル/アナログ変換する補正機能付デジタル/アナログ変換回路120 と、内部クロック18と外部クロック1との位相の一致を検出するロック検出回路21とを備える。
請求項（抜粋）：
制御電圧に対応した周波数のクロックを出力する電圧制御発振回路と、電圧制御発振回路から出力されたクロックと、外部から入力された外部クロックとを位相比較する位相比較回路と、位相比較結果の信号が入力される制御電圧生成回路とを備えて、制御電圧生成回路が出力する制御電圧により電圧制御発振回路を制御すべくなしているデジタル回路装置において、前記制御電圧生成回路から出力されるアナログ電圧をアナログ/デジタル変換するアナログ/デジタル変換回路と、アナログ/デジタル変換したデジタル信号を記憶する記憶回路と、該記憶回路から読出した信号を入力すべき補正機能付デジタル/アナログ変換回路と、電圧制御発振回路から出力されたクロックと外部クロックとの位相が一致したことを検出するロック検出回路とを備えていることを特徴とするデジタル回路装置。
引用特許：
前のページに戻る
