特許
J-GLOBAL ID：200903012181756873
半導体装置の製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
井桁 貞一
公報種別：公開公報
出願番号（国際出願番号）：特願平3-298836
公開番号（公開出願番号）：特開平5-136270
出願日： 1991年11月14日
公開日（公表日）： 1993年06月01日
要約：
【要約】 (修正有)【目的】 アンチフューズ層が形成される下層拡散防止膜表面を酸化し難くすることができ、下層拡散防止膜上に平坦性の良好な安定したアンチフューズ層を形成することができ、安定した素子特性を得ることができる半導体装置の製造方法を提供する。【構成】 下層配線1上に下層拡散防止膜2、所定電圧値以上で導電体となるアンチフューズ層3及び上層拡散防止膜4を順次形成する工程と、該上層拡散防止膜4及び該アンチフューズ層3を順次エッチングして部分的に該下層拡散防止膜2を露出させるとともに、部分的に該上層拡散防止膜4及び該アンチフューズ層3を残す工程と、露出された該下層拡散防止膜2と残された該上層拡散防止膜4及び該アンチフューズ層3とを覆うように層間絶縁膜5を形成する工程と、該層間絶縁膜5をエッチングして該上層拡散防止膜4が露出された開口部6を形成する工程と、該開口部6内の該上層拡散防止膜4とコンタクトを取るように上層配線8を形成する工程からなる。
請求項（抜粋）：
下層配線(1)上に下層拡散防止膜(2)、所定電圧値以上で導電体となるアンチフューズ層(3)及び上層拡散防止膜(4)を順次形成する工程と、次いで、該上層拡散防止膜(4)及び該アンチフューズ層(3)を順次エッチングして部分的に該下層拡散防止膜(2)を露出させるとともに、部分的に該上層拡散防止膜(4)及び該アンチフューズ層(3)を残す工程と、次いで、露出された該下層拡散防止膜(2)と残された該上層拡散防止膜(4)及び該アンチフューズ層(3)とを覆うように層間絶縁膜(5)を形成する工程と、次いで、該層間絶縁膜(5)をエッチングして該上層拡散防止膜(4)が露出された開口部(6)を形成する工程と、次いで、該開口部(6)内の該上層拡散防止膜(4)とコンタクトを取るように上層配線(8)を形成する工程とを含むことを特徴とする半導体装置の製造方法。
IPC (2件)：
前のページに戻る
