特許

J-GLOBAL ID：200903012183641038

半導体装置の製造方法

発明者： 杠 幸二郎
出願人/特許権者： 三菱電機株式会社
代理人 (1件)： 深見 久郎 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平3-316976
公開番号（公開出願番号）：特開平5-021376
出願日： 1991年11月29日
公開日（公表日）： 1993年01月29日
要約：

【要約】【目的】 微細化が可能で、より高集積化された半導体装置を得ることを目的とする。【構成】 半導体基板の主表面に導電層を形成する工程と、上記半導体基板の主表面に、上記導電層をほかの導電層から分離するための分離酸化膜を形成する工程と、前記分離酸化膜を含む上記半導体基板の上に層間絶縁膜を形成する工程と、上記層間絶縁膜をマスクを用いて選択的にエッチングし、それによって、上記導電層の表面の一部を露出させる接続孔を形成する工程と、上記接続孔を介して上記導電層と電気的接続をとるための配線層を、上記半導体基板の上に形成する工程と、を備える。上記層間絶縁膜のエッチングに先立ち、上記マスクがずれた場合にも上記エッチング時に上記分離酸化膜がエッチングされないように上記分離酸化膜の上に該分離酸化膜を保護するための保護膜を形成することを特徴とする。

請求項（抜粋）：

半導体基板の主表面に導電層を形成する工程と、前記半導体基板の主表面に、前記導電層を他の導電層から分離するための分離酸化膜を形成する工程と、前記分離酸化膜を含む前記半導体基板の上に層間絶縁膜を形成する工程と、前記層間絶縁膜をマスクを用いて選択的にエッチングし、それによって、前記導電層の表面の一部を露出させる接続孔を形成する工程と、前記接続孔を介して前記導電層と電気的接続をとるための配線層を、前記半導体基板の上に形成する工程と、を備えた、半導体装置の製造方法において、前記層間絶縁膜のエッチングに先立ち、前記マスクがずれた場合にも前記エッチング時に前記分離酸化膜がエッチングされないように、前記分離酸化膜の上に該分離酸化膜を保護するための保護膜を形成することを特徴とする、半導体装置の製造方法。

IPC (5件)：

H01L 21/28 ,  H01L 21/3205 ,  H01L 21/90 ,  H01L 21/336 ,  H01L 29/784

FI (2件)：

H01L 21/88 B ,  H01L 29/78 301 Y