特許

J-GLOBAL ID：200903012207418548

半導体装置

発明者： 清水 克祐
出願人/特許権者： 株式会社リコー
代理人 (1件)： 野口 繁雄
公報種別：公開公報
出願番号（国際出願番号）：特願平3-197093
公開番号（公開出願番号）：特開平5-021611
出願日： 1991年07月10日
公開日（公表日）： 1993年01月29日
要約：

【要約】【目的】 間に少なくとも1層のメタル配線層を挾んだ状態で上下のメタル配線層間に配線を施す際に、スルーホールの面積を小さくするとともに、その間のメタル層に影響されないようにする。【構成】 メタル配線6上に2層目の層間絶縁膜8が形成され、その上に2層目のメタル配線10が形成され、その上に3層目の層間絶縁膜12が形成され、その上に3層目のメタル配線14が形成されている。層間絶縁膜8と12にはスルーホール18が設けられ、そのスルーホール18を経て1層目のメタル配線6と3層目のメタル配線14が接続され、スルーホール18では2層目のメタル配線10は絶縁物20によって1層目と3層目のメタル配線と絶縁されている。絶縁物20はアルミニウム酸化物である。

請求項（抜粋）：

3層以上の多層メタル配線を有する半導体装置において、間に少なくとも1層のメタル配線層を挾んだ上下のメタル配線層の間にスルーホールが形成され、そのスルーホールでは間に挾まれた前記メタル配線層と絶縁されているとともに、その間に挾まれた前記メタル配線層を介在させずに前記スルーホールを経て前記上下のメタル配線層が互いに接続されている半導体装置。