特許
J-GLOBAL ID：200903012223153562
半導体装置及び製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
大島 陽一
公報種別：公開公報
出願番号（国際出願番号）：特願平5-096926
公開番号（公開出願番号）：特開平6-291182
出願日： 1993年03月30日
公開日（公表日）： 1994年10月18日
要約：
【要約】 (修正有)【目的】 フィールドシールド素子分離を有する半導体装置に於いて、微細化・高集積化を図り、かつ安定に形成することを可能とする構造及び製造方法を提供する。【構成】 シリコン基板に異方性エッチングにより溝部3を形成し、前記溝部内側に熱酸化により第1の絶縁膜4を形成する。この後、前記溝部内にLPCVDによる堆積と全面エッチバックにより、素子分離ゲート電極6、第2の絶縁膜8を順次形成し、半導体装置に於ける素子分離を完成する。【効果】 素子分離形成時の寸法変換差が抑制されるため、半導体装置の微細化・高集積化が図られ、かつ素子分離による段差は低減されるため、素子分離形成後のそしの形成が安定に行われる。
請求項（抜粋）：
一導電型のシリコン基板に形成された溝部と、この溝部の表面を覆う第1の絶縁膜と、前記溝部内に前記第1の絶縁膜を介して配置された素子分離用ゲート電極と、前記素子分離用ゲート電極の上面を覆う第2の絶縁膜と、前記第2の絶縁膜に設けられたコンタクトホールを介して前記素子分離用ゲート電極に接続された配線層とを備えたことを特徴とする半導体装置。
IPC (2件)：
前のページに戻る
