特許
J-GLOBAL ID：200903012267361812

D/Aコンバータ

発明者：
田上 繁男

田上 繁男 について


出願人/特許権者：
ソニー株式会社

ソニー株式会社 について


代理人 (1件)： 小池 晃 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-031549
公開番号（公開出願番号）：特開2000-232361
出願日： 1999年02月09日
公開日（公表日）： 2000年08月22日
要約：
【要約】【課題】 簡単な構造で、切替ノイズを全く発生することなく、「0」が連続するデータが入力された時の出力パルス列をミュートパターン又はゼロレベルに固定可能とする。【解決手段】 4次の積分器60〜63と共に第4段目の積分器63から第3段目の積分器62への局部帰還経路55を備えたΔΣ変調器38を有するD/Aコンバータあり、入力ディジタルデータが一定期間ゼロデータが続くデータであると検出した時に、第1段目と第2段目の積分器60,61の端数を除去するための極めて小さいDC成分を当該第1段目と第2段目の積分器60,61の積分値に足し込むことで、ΔΣ変調器38の出力をミュートパターンにし、可聴帯域でのノイズを論知的にゼロになるようにする。
請求項（抜粋）：
オーバーサンプリングとΔΣ変調とを使用する1ビット方式のD/Aコンバータにおいて、偶数次の積分器を備えたΔΣ変調手段と、上記ΔΣ変調手段内の最終段の積分器から当該最終段の一つ前の積分器への帰還経路と、入力ディジタルデータが一定期間ゼロデータが続くデータであることを検出するゼロ検出手段と、上記ゼロ検出手段にて上記入力ディジタルデータが一定期間ゼロデータが続くデータであることを検出した時に、上記ΔΣ変調手段内の所定の積分器に対して所定のデータを足し込むことで、上記ΔΣ変調手段の出力を単位数当たりで「1」と「0」の符号発生頻度が等しく且つ同じパターンが繰り返すパルス列とする出力調整手段とを有することを特徴とするD/Aコンバータ。
Fターム (8件)：
5J064AA04 ,  5J064BA03 ,  5J064BA06 ,  5J064BB07 ,  5J064BC07 ,  5J064BC10 ,  5J064BC28 ,  5J064BD01
引用特許：
審査官引用 (4件)
全件表示

前のページに戻る

TOP

BOTTOM