特許
J-GLOBAL ID:200903012269319546

データバス選択方法およびマイクロプロセッサ

発明者:
出願人/特許権者:
代理人 (1件): 有我 軍一郎
公報種別:公開公報
出願番号(国際出願番号):特願2000-004949
公開番号(公開出願番号):特開2001-195343
出願日: 2000年01月13日
公開日(公表日): 2001年07月19日
要約:
【要約】【課題】 データバスの負荷容量を特定のビットに集中しないようにし、分散することができるデータバス選択方法およびマイクロプロセッサを提供すること。【解決手段】 データバス10が有する複数ビットの中からいずれのビットを選択するかを示すデータバス選択情報を予めデバイス毎にデータバスセレクトコントローラ4に記憶し、任意のデバイスを指定したチップセレクト信号CS1〜CS5をこのデータバスセレクトコントローラ4が入力し、チップセレクト信号CS1〜CS5で指定されたデバイスのデータバス選択情報に基づいてデータバス10が有する複数ビットの中からデータバスセレクタ11〜18がビットを選択するよう構成した。
請求項(抜粋):
データバスが有する複数ビットの中からいずれのビットを選択するか示すデータバス選択情報を予めデバイス毎に記憶し、任意のデバイスを指定したチップセレクト信号を入力し、前記チップセレクト信号で指定されたデバイスのデータバス選択情報に基づいてデータバスが有する複数ビットの中からビットを選択するようにしたことを特徴とするデータバス選択方法。
Fターム (6件):
5B014EB03 ,  5B014GD32 ,  5B014GD33 ,  5B014HB12 ,  5B014HC12 ,  5B014HC15

前のページに戻る