特許
J-GLOBAL ID：200903012306381664
半導体装置及びその製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
則近 憲佑
公報種別：公開公報
出願番号（国際出願番号）：特願平5-230689
公開番号（公開出願番号）：特開平7-086586
出願日： 1993年09月17日
公開日（公表日）： 1995年03月31日
要約：
【要約】【構成】 ソース及びドレイン領域8にそれぞれ凹部12が形成された半導体基板1と、前記凹部12に挾まれた半導体基板1上に形成されたゲート電極5と、前記半導体基板1及び前記ゲート電極5上に設けられ、前記凹部12へ通ずるコンタクトホールが開孔された層間絶縁膜6と、前記凹部12及びコンタクトホール内に埋め込まれ、導電型不純物が含有された不純物半導体膜9と、前記層間絶縁膜6及び前記不純物半導体膜9上に形成された配線10とを有することを特徴とする半導体装置。【効果】 コンタクトホールのアスペクト比と無関係に低抵抗コンタクトを形成し、安定した電気特性を有した半導体装置を形成することができる。
請求項（抜粋）：
ソース及びドレイン領域にそれぞれ凹部が形成された半導体基板と、前記凹部に挾まれた半導体基板上に形成されたゲート電極と、前記半導体基板及び前記ゲート電極上に設けられ、前記凹部へ通ずるコンタクトホールが開孔された層間絶縁膜と、前記凹部及びコンタクトホール内に埋め込まれ、導電型不純物が含有された不純物半導体膜と、前記層間絶縁膜及び前記不純物半導体膜上に形成された配線とを有することを特徴とする半導体装置。
IPC (2件)：
前のページに戻る
