特許

J-GLOBAL ID：200903012325310522

半導体装置およびその製造方法

発明者： 三好 康介
出願人/特許権者： 日本電気株式会社
代理人 (1件)： 京本 直樹 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願2000-325112
公開番号（公開出願番号）：特開2002-134512
出願日： 2000年10月25日
公開日（公表日）： 2002年05月10日
要約：

【要約】【課題】トレンチ素子分離領域の溝底部に発生する転位をシリコン基板表面に伝搬させないようにする。【解決手段】トレンチ素子分離領域を有するシリコン基板1において、表面からシリコン基板1内部に延在するトレンチ3が形成され、トレンチ3の内壁に形成したライナー酸化膜4を介してトレンチ素子分離絶縁物5がトレンチ3内に充填される。更に、トレンチ素子分離領域の形成されていないシリコン基板1内部に結晶欠陥層2が形成される。ここで、上記結晶欠陥層2の深さは上記トレンチ3の深さより小さくなるように設定される。この結晶欠陥層2はイオン注入とシリコン基板の熱処理とで生成される。

請求項（抜粋）：

シリコン基板主面から基板内部に延在する溝と前記溝を充填する絶縁物とで構成されたトレンチ素子分離領域が前記シリコン基板の所定の領域に形成され、前記トレンチ素子分離領域の形成されていない領域のシリコン基板内部に結晶欠陥層が形成され、前記結晶欠陥層の前記シリコン基板主面からの深さが前記溝の深さより小さくなるように設定されていることを特徴とする半導体装置。

IPC (5件)：

H01L 21/322 ,  H01L 21/265 ,  H01L 21/76 ,  H01L 29/78 ,  H01L 21/336

FI (4件)：

H01L 21/322 J ,  H01L 21/265 R ,  H01L 21/76 L ,  H01L 29/78 301 Y

Fターム (20件)：

5F032AA34 ,  5F032AA44 ,  5F032AA45 ,  5F032AA46 ,  5F032AA69 ,  5F032CA17 ,  5F032DA02 ,  5F032DA04 ,  5F032DA23 ,  5F032DA33 ,  5F032DA60 ,  5F032DA63 ,  5F032DA74 ,  5F040DA08 ,  5F040DC01 ,  5F040EK05 ,  5F040EM10 ,  5F040FA03 ,  5F040FC15 ,  5F040FC21