特許
J-GLOBAL ID：200903012329865430
順序回路機能検証方法および順序回路機能検証システム
発明者：
出願人/特許権者：
代理人 (1件)：
鈴江 武彦 (外6名)
公報種別：公開公報
出願番号（国際出願番号）：特願平9-246961
公開番号（公開出願番号）：特開平11-085828
出願日： 1997年09月11日
公開日（公表日）： 1999年03月30日
要約：
【要約】【課題】順序回路に固有の状態遷移に着目して機能検証率を飛躍的に向上させる順序回路機能検証システムを提供する。【解決手段】この順序回路機能検証システムは、まず、テスト対象の順序回路がハードウェア記述言語で表現されたハードウェアモデル1をシミュレータ4で模擬実行し、その実行過程をトレースデータ5として取得する。そして、状態遷移編集部9が、この取得したトレースデータ5からたとえば2状態間の遷移の種類数を取得する。次に、テストカバレッジ検出部12が、この状態遷移編集部9によって取得された種類数と検出用データとして与えられた期待される2状態間の遷移の種類数とからその網羅度を算出する。
請求項（抜粋）：
順序回路の機能検証の有効性を網羅度で評価する順序回路機能検証方法であって、順序回路を模擬実行したときに発生した2状態間の遷移の種類数を取得するステップと、前記取得された2状態間の遷移の種類数と予め与えられた期待される2状態間の遷移の種類数とから網羅度を算出するステップと、を有してなることを特徴とする順序回路機能検証方法。
IPC (2件)：
FI (2件)：
G06F 15/60 672 Z
, G01R 31/28 K
