特許

J-GLOBAL ID：200903012339463453

半導体装置の製造方法

発明者： 矢野 博之 ,  奥村 勝弥
出願人/特許権者： 株式会社東芝
代理人 (1件)： 鈴江 武彦 (外6名)
公報種別：公開公報
出願番号（国際出願番号）：特願平9-129603
公開番号（公開出願番号）：特開平10-321625
出願日： 1997年05月20日
公開日（公表日）： 1998年12月04日
要約：

【要約】【課題】 下地のパターン密度が基板内で均一でない場合にも、下地上に形成された膜全体をCMPを用いて容易に平坦化することを可能にする。【解決手段】 半導体基板の主面側に下地11のパターンに応じた凹凸を表面に有する材料膜12を形成する工程と、この凹凸を表面に有する材料膜に凹部又は凸部のパターン密度に応じたエッチングパターンをレジストマスクを用いずに直接的に形成することにより、任意の領域における凹部又は凸部のパターン密度をほぼ均一化する工程と、この凹部又は凸部のパターン密度をほぼ均一化した材料膜をCMPにより平坦化する工程とを有する。

請求項（抜粋）：

半導体基板の主面側に下地パターンに応じた凹凸を表面に有する材料膜を形成する工程と、この凹凸を表面に有する材料膜に凹部又は凸部のパターン密度に応じたエッチングパターンをレジストマスクを用いずに直接的に形成することにより任意の領域における凹部又は凸部のパターン密度をほぼ均一化する工程と、この凹部又は凸部のパターン密度をほぼ均一化した材料膜を化学的機械的研磨により平坦化する工程とを有することを特徴とする半導体装置の製造方法。

IPC (3件)：

H01L 21/3205 ,  H01L 21/3065 ,  H01L 21/304 321

FI (3件)：

H01L 21/88 K ,  H01L 21/304 321 M ,  H01L 21/302 L