強誘電体メモリ装置およびその装置からのデータ読み出し方法

発明者：
出願人/特許権者：
代理人 (1件)：大垣孝
公報種別：公開公報
出願番号（国際出願番号）：特願平11-248810
公開番号（公開出願番号）：特開2001-076492
出願日： 1999年09月02日
公開日（公表日）： 2001年03月23日
要約：

【要約】【課題】 2T2C型よりもセルサイズの小さい強誘電体メモリ装置およびこのような強誘電体メモリ装置からの誤読み出しのおそれのないデータ読み出し方法【解決手段】 1つの強誘電体キャパシタ12とこの強誘電体キャパシタの一方の電極12aに主電流路の一端、すなわち第一主電極14aが接続された第1トランジスタ14とを具えた少なくとも1つのメモリセル10と、第1トランジスタの制御電極14cに接続されたワード線WLと、第1トランジスタの主電流路の他端、すなわち第二主電極14bに接続された第1ビット線BL1と、強誘電体キャパシタの他方の電極12bに接続された第2ビット線BL2と、第1ビット線に一方の電極16aが接続されたキャパシタ16と、キャパシタの第1ビット線に接続されていない側の電極16bに接続されたサブビット線BLSと、サブビット線BLSおよび第2ビット線BL2間に接続されていて、これら両ビット線BLSおよびBL2の電位のうち、いずれの電位が高いか若しくは低いかを検出するセンスアンプ18とを有する。

請求項（抜粋）：

1つの強誘電体キャパシタと該強誘電体キャパシタの一方の電極に主電流路の一端が接続された第1トランジスタとを具えた少なくとも1つのメモリセルと、前記第1トランジスタの制御電極に接続されたワード線と、前記第1トランジスタの主電流路の他端に接続された第1ビット線と、前記強誘電体キャパシタの他方の電極に接続された第2ビット線と、前記第1ビット線に接続されたキャパシタと、該キャパシタの前記第1ビット線に接続されていない側の電極に接続されたサブビット線と、該サブビット線および前記第2ビット線の電位のうち、いずれの電位が高いか若しくは低いかを検出するセンスアンプとを有することを特徴とする強誘電体メモリ装置。

IPC (2件)：

G11C 14/00 , G11C 11/22

FI (2件)：

G11C 11/34 352 A , G11C 11/22

Fターム (7件)：

5B024AA03 , 5B024AA07 , 5B024BA02 , 5B024BA05 , 5B024BA07 , 5B024BA11 , 5B024CA12

前のページに戻る