特許

J-GLOBAL ID：200903012355948513

半導体装置およびその製造方法

発明者： 松井 裕一 ,  三木 浩史 ,  中田 昌之 ,  平山 美鈴 ,  大路 譲 ,  中村 吉孝
出願人/特許権者： 株式会社日立製作所
代理人 (1件)： 小川 勝男
公報種別：公開公報
出願番号（国際出願番号）：特願平5-304946
公開番号（公開出願番号）：特開平7-161934
出願日： 1993年12月06日
公開日（公表日）： 1995年06月23日
要約：

【要約】【目的】容量を低下させることなく、かつリーク電流を低減させることができる容量素子の作製方法を提供する。【構成】Siを含有した下部電極W膜4上に容量絶縁膜としてTa2O5膜5を形成する。次に、純水を入れて加熱したバブラにH2 ガスを通して水蒸気を含ませた雰囲気中で熱処理を行い、下部電極を酸化させることなくTa2O5膜5を酸化させ、膜中の酸素欠乏欠陥を修復した。また、W膜4中に含有されたSiがTa2O5膜5に熱拡散し、Ta2O5膜5中の、特に下部電極界面付近の電気的な欠陥を修復させることができた。【効果】下部電極のWにSiを含有させないで容量素子を作製したものに比べて、リーク電流を少なくとも一桁減少できた。

請求項（抜粋）：

半導体基板上に、バリヤメタルとしての第一の導電体層,下部電極としての第二の導電体層,容量絶縁膜,上部電極としての第三の導電体層をその順に積層して形成された半導体集積回路の容量素子において、容量素子の下部電極形成中又は形成後に下部電極材料とは異なるメタルを含有させ、容量絶縁膜形成後の熱処理により、前記異なるメタルを前記容量絶縁膜中に拡散させることを特徴とする半導体装置の製造方法。

IPC (4件)：

H01L 27/04 ,  H01L 21/822 ,  H01L 21/8242 ,  H01L 27/108

FI (2件)：

H01L 27/04 C ,  H01L 27/10 325 J