特許

J-GLOBAL ID：200903012362865402

半導体装置およびその製造方法

発明者： 井土 幸夫
出願人/特許権者： 富士通株式会社
代理人 (1件)： 井桁 貞一
公報種別：公開公報
出願番号（国際出願番号）：特願平3-198185
公開番号（公開出願番号）：特開平5-048108
出願日： 1991年08月08日
公開日（公表日）： 1993年02月26日
要約：

【要約】【目的】 SOI 構造のMISFETに関し,その駆動能力を従来よりも向上させることを目的とする。【構成】 絶縁層を介して支持基板上に形成された単結晶半導体層に画定されたチャネル領域の上表面および下表面のそれぞれに互いに対向する一対のゲート電極を形成するとともに,該チャネル領域における半導体結晶層中に埋没するようにして前記一対のゲート電極と対向する第3のゲート電極を設けた構造とする。

請求項（抜粋）：

絶縁性の一表面を有する支持基板によって支持された半導体層と,該半導体層に画定されたチャネル領域と,該半導体層を挟んで該チャネル領域の両側に互いに対向するように設けられた一対のゲート電極と,該チャネル領域内に埋没するようにして該一対のゲート電極と対向して設けら第3のゲート電極該半導体層の内部において該チャネル領域の両側に形成されたソースおよびドレイン領域と,該一対のゲート電極と該第3のゲート電極を接続する導電層とを備えたことを特徴とする半導体装置。

IPC (2件)：

H01L 29/784 ,  H01L 27/12

FI (2件)：

H01L 29/78 311 X ,  H01L 29/78 311 G