特許
J-GLOBAL ID：200903012390321027
フレームメモリ回路
発明者：
出願人/特許権者：
代理人 (1件)：
鈴江 武彦
公報種別：公開公報
出願番号（国際出願番号）：特願平3-272912
公開番号（公開出願番号）：特開平5-113768
出願日： 1991年10月21日
公開日（公表日）： 1993年05月07日
要約：
【要約】【目的】表示画面を上下に2分割してそれぞれの表示情報を同時に必要とするディスプレイ装置に適用されるフレームメモリとして、画像用2ポートメモリを有効に利用でき、高速に大画面表示が行えるようにすることである。【構成】ランダムアクセス時には、そのデータが上位と下位に2分割され、2ポートメモリからなるフレームメモリ8を構成するメモリブロック8-1,8-2の(ランダムアクセスアドレスによって決定される)1番地異なるアドレスに、上画面または下画面のいずれのデータであるかに応じ、データ変換回路2により上位と下位がスワップされて、あるいはそのままで格納される。表示アクセス時には、メモリブロック8-1,8-2から出力される上下画面用のデータが、表示タイミング制御回路4からのクロックCLK2,CLK3により正しく振り分けられてラッチ回路11に保持され、データ入出力ポート10に送られる。
請求項（抜粋）：
表示画面を上下に2分割し、上下それぞれの画面について、水平パラレルデータを同時に入力して表示するディスプレイ装置に適用されるフレームメモリ回路において、前記ディスプレイ装置の表示情報を記憶するための2ポートメモリによるフレームメモリであって、前記ディスプレイ装置のインタフェースのビット幅またはその整数倍のビット幅を持つ2つのメモリブロックにより構成され、各メモリブロックのアドレスの少なくとも最下位ビットが独立のフレームメモリと、ランダムアクセス用アドレスを前記フレームメモリの2つのメモリブロックに振り分け、各メモリブロックのアドレスの最下位ビットを、アクセスする画面上の位置が上側か下側かにより制御するリード/ライトアドレス変換回路と、ランダムアクセス用データを前記2つのメモリブロックに接続する際にデータ幅を2分割し、アクセスする画面上の位置が上側か下側かにより、データ幅で2分割されたデータをスワップするまたはスワップしないで接続するリード/ライトデータ変換回路と、前記2分割された画面分をスキャンする表示アドレス生成回路と、前記リード/ライトアドレス変換回路によって出力されるリード/ライトアドレスと前記表示アドレス生成回路によって出力される表示アドレスとを切り替えて前記フレームメモリのメモリブロックに出力するアドレスマルチプレクサと、前記フレームメモリの出力データポートから同時に出力される上下画面用データを、データ幅で2分割し、表示アドレスの最下位ビットに応じてスワップするまたはスワップしないで、上画面用データ出力ポートおよび下画面用データ出力ポートに引き渡すための表示データ変換回路と、を具備することを特徴とするフレームメモリ回路。
IPC (4件)：
G09G 3/20
, G06F 3/153 336
, G09G 3/36
, G09G 5/00
