特許
J-GLOBAL ID：200903012390789290
キャッシュメモリのフラッシュ制御方式およびキャッシュメモリ
発明者：
,
,
,
出願人/特許権者：
代理人 (1件)：
武 顕次郎
公報種別：公開公報
出願番号（国際出願番号）：特願平10-070410
公開番号（公開出願番号）：特開平11-272551
出願日： 1998年03月19日
公開日（公表日）： 1999年10月08日
要約：
【要約】【課題】 キャッシュメモリが大容量化しても、長時間バスを占有状態にせずに、フラッシュ処理(キャッシュメモリを走査しながら、キャッシュに主記憶よりも新しいデータがあれば、その最新内容を主記憶に書き戻してキャッシュ-主記憶間での不一致を解消する処理)が可能な制御方式を提供すること。【解決手段】 キャッシュメモリを複数の小区間に分割し、各々の小区間のフラッシュ処理が完了する毎にキャッシュ制御論理に制御を戻して、保留していたバス動作を処理した後、次の小区間についてフラッシュ処理を継続することで、フラッシュ処理中のバスタイムアウトエラーを回避する。
請求項（抜粋）：
ライトバック方式のキャッシュメモリにおいて、最新データを格納し主記憶と不一致状態にあるキャッシュ内のエントリを検索して主記憶に書き戻すフラッシュ処理であって、フラッシュ処理開始から全キャッシュエントリの検索終了までの間に、少なくとも1回はバスからのメモリアクセス要求に対応したキャッシュタグの検索を優先して行うことを特徴としたキャッシュメモリのフラッシュ制御方式。
FI (2件)：
G06F 12/08 B
, G06F 12/08 Q
