特許

J-GLOBAL ID：200903012498770235

A/D変換器

発明者： 寺澤 博則
出願人/特許権者： 三洋電機株式会社
代理人 (1件)： 恩田 博宣
公報種別：公開公報
出願番号（国際出願番号）：特願平6-297348
公開番号（公開出願番号）：特開平8-162958
出願日： 1994年11月30日
公開日（公表日）： 1996年06月21日
要約：

【要約】【目的】簡単な構成でΔΣ変調回路をリセットすることができるA/D変換器を提供することを目的とする。【構成】 ΔΣ変調回路3から出力されるビット列データDb は、コムフィルタ4を介して複数ビットのディジタルデータDd として出力される。リセット信号生成回路6は、コムフィルタ4から出力されるディジタルデータDd を入力する。そして、リセット信号生成回路6のディジタルコンパレータ31,32は、入力したディジタルデータDd と、予め設定された設定値AMAX ,AMIN とを比較し、その比較結果に基づいてリセット信号RST を出力する。ΔΣ変調回路3の積分回路11,12を構成する積分容量Ci の両端子に接続されたアナログスイッチSW21,SW22は、Hレベルのリセット信号RST に基づいてオンに制御され、積分容量Ci の両端子を互いに短絡する。

請求項（抜粋）：

連続的に変化するアナログ信号(Ain)を、そのアナログ信号(Ain)の周波数より高い周波数に従って量子化し、その量子化した値に対応するビット列データ(Db )を生成するΔΣ変調回路(3)と、前記ΔΣ変調回路(3)から出力されるビット列データ(Db )の高周波数成分のレベルを低減し、複数ビットのディジタルデータ(Dd )に変換して出力するディジタルフィルタ(4)と、前記ディジタルフィルタ(4)から出力されるディジタルデータ(Dd )が所定の範囲内にあるか否かを判断し、その判断結果に応じてリセット信号(RST )を発生するリセット信号生成回路(6)と、を備え、前記ΔΣ変調回路(3)は、前記リセット信号生成回路(6)から出力されるリセット信号(RST )に応答して初期設定されることを特徴とするA/D変換器。