特許
J-GLOBAL ID：200903012515216220
半導体装置およびその製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
中村 純之助 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平6-046883
公開番号（公開出願番号）：特開平7-263710
出願日： 1994年03月17日
公開日（公表日）： 1995年10月13日
要約：
【要約】【目的】基体主面上の空洞を覆う隔膜が柱で支持され破損し難く、この柱を導電性にして隔膜上の回路と空洞底面上に形成させた回路との接続にも利用した小型化高密度3次元構造半導体素子とその製造方法を提供することにある。【構成】シリコン基体100上に形成された空洞103を覆う隔膜104が空洞底面から直立する複数本の柱6により支持されている。なお、隔膜上にサーモパイルなどのセンサ回路を形成させ、これと空洞底面に形成させた下部回路とを導電性の柱で接続したり、柱をピエゾ特性を有する材料で形成させて圧力センサにしたりして堅牢でしかも小型化高密度化した3次元構造半導体素子を得る。
請求項（抜粋）：
半導体基体の一主面の表面に薄膜を形成させ、この薄膜の下の半導体基体に凹部を設けて空洞を形成させ、空洞を被う薄膜に空洞と外部を連絡する穴を1つ以上設け、且つ、空洞内に薄膜を支持する1個以上の柱を、薄膜と空洞の底部に固定して設けたことを特徴とする半導体装置。
IPC (3件)：
H01L 29/84
, G01J 1/02
, H01L 21/306
