特許

J-GLOBAL ID：200903012529999767

半導体装置およびその製造方法

発明者： 相原 克好
出願人/特許権者： シチズン時計株式会社
公報種別：公開公報
出願番号（国際出願番号）：特願平6-197114
公開番号（公開出願番号）：特開平8-064826
出願日： 1994年08月23日
公開日（公表日）： 1996年03月08日
要約：

【要約】【構成】 単結晶シリコン基板1上に設ける絶縁膜2と、その絶縁膜2上に設けるシリコン窒化膜7と、シリコン窒化膜7上に設ける活性層領域3と、活性層領域3表面上に設けるゲート絶縁膜11と、素子分離領域に設けるフィールド酸化膜16と、ゲート絶縁膜11の上部に設けるゲート電極4と、ゲート電極4に整合する領域の活性層領域3に設けるソース領域5とドレイン領域6とを備える半導体装置およびその製造方法。【効果】 シリコン窒化膜と活性層領域とが安定な界面を形成でき、欠陥の少ない緻密な膜を形成することができ、また、活性層領域の段差分を緩和し、素子と素子とのあいだを接続する配線の断線を防止でき、安定した接続性を保持することができる。その結果、サブスレッショルド特性の向上、移動度の増加、リーク電流の低減に優れたデバイス特性の電界効果型薄膜トランジスタを実現できる。

請求項（抜粋）：

単結晶シリコン基板上に設ける絶縁膜と、その絶縁膜上に設けるシリコン窒化膜と、シリコン窒化膜上に設ける多結晶シリコン膜からなる活性層領域と、素子分離領域に設けるフィールド酸化膜と、活性層領域表面に設けるゲート絶縁膜と、ゲート絶縁膜の上部に設けるゲート電極と、ゲート電極に整合する領域の活性層領域に設けるソース領域とドレイン領域とを備えることを特徴とする半導体装置。

IPC (3件)：

H01L 29/786 ,  H01L 21/20 ,  H01L 21/336

FI (2件)：

H01L 29/78 626 C ,  H01L 29/78 627 G