特許
J-GLOBAL ID：200903012537780499

不揮発性半導体記憶装置

発明者：
伊藤 伸彦

伊藤 伸彦 について


出願人/特許権者：
シャープ株式会社

シャープ株式会社 について


代理人 (1件)： 山本 秀策
公報種別：公開公報
出願番号（国際出願番号）：特願2000-087642
公開番号（公開出願番号）：特開2001-274364
出願日： 2000年03月27日
公開日（公表日）： 2001年10月05日
要約：
【要約】【課題】読み出し動作の際に、印加電圧について十分な読み出しマージンを確保できる。【解決手段】本発明の不揮発性半導体記憶装置800は、複数のワード線WLと、複数のビット線MBL,SBLと、ソース22a、ドレイン22b、浮遊ゲート24および制御ゲート26によりそれぞれ構成される複数のメモリセルMであって、制御ゲートがワード線に接続されており、各メモリセルのソースと、同一のワード線に接続された隣接のメモリセルのドレインとが、共通して1本のビット線に接続されている仮想接地型のアレイ構造を有する、複数のメモリセルと、を備えており、複数のメモリセルのうち、1本のワード線に接続された複数の第1のメモリセルは2以上のグループに分けられ、1グループを単位に読み出し動作が行われるようになっており、隣接の2つのグループの間には、メモリセル間の電流の流れを阻止するためのアイソレーション手段ISが設けられている。
請求項（抜粋）：
複数のワード線と、複数のビット線と、ソース領域、ドレイン領域、浮遊ゲートおよび制御ゲートによりそれぞれ構成される複数のメモリセルであって、制御ゲートがワード線に接続されており、各メモリセルのソース領域と、同一のワード線に接続された隣接のメモリセルのドレイン領域とが、共通して1本のビット線に接続されている仮想接地型のアレイ構造を有する、複数のメモリセルと、を備えており、該複数のメモリセルのうち、1本のワード線に接続された複数の第1のメモリセルは2以上のグループに分けられ、1グループを単位に読み出し動作が行われるようになっており、隣接の2つのグループの間には、メモリセル間の電流の流れを阻止するためのアイソレーション手段が設けられている、不揮発性半導体記億装置。
IPC (7件)：
H01L 27/115 ,  G11C 16/04 ,  G11C 16/06 ,  G11C 16/02 ,  H01L 21/8247 ,  H01L 29/788 ,  H01L 29/792
FI (5件)：
H01L 27/10 434 ,  G11C 17/00 622 C ,  G11C 17/00 634 Z ,  G11C 17/00 641 ,  H01L 29/78 371
Fターム (23件)：
5B025AA03 ,  5B025AB01 ,  5B025AC01 ,  5B025AD00 ,  5B025AD04 ,  5B025AD05 ,  5B025AD08 ,  5B025AE08 ,  5F001AA01 ,  5F001AB02 ,  5F001AD60 ,  5F083EP02 ,  5F083EP27 ,  5F083EP63 ,  5F083GA06 ,  5F083GA09 ,  5F083KA08 ,  5F083NA01 ,  5F083NA10 ,  5F083ZA21 ,  5F101BA01 ,  5F101BB02 ,  5F101BD35
引用特許：
審査官引用 (3件)

前のページに戻る

TOP

BOTTOM