特許

J-GLOBAL ID：200903012557158433

半導体装置の製造方法

発明者： 宮田 幸児 ,  長谷川 利昭 ,  田口 充
出願人/特許権者： ソニー株式会社
代理人 (1件)： 船橋 國則
公報種別：公開公報
出願番号（国際出願番号）：特願平11-181229
公開番号（公開出願番号）：特開2000-349152
出願日： 1999年06月28日
公開日（公表日）： 2000年12月15日
要約：

【要約】【課題】 層間絶縁膜中に接続孔を形成するためのエッチングマスクを形成することなく、層間絶縁膜の実効的誘電率を低減したデュアルダマシン構造を形成する製造方法を提供する。【解決手段】 層間絶縁膜12上にエッチングマスク21となる無機膜13を形成し、その上層に配線溝24を形成するための第1の開口パターン16を形成し、第1の開口パターン16に少なくとも一部が重なるように接続孔22を形成するための第2の開口パターン19を形成する工程を備えた製造方法であり、さらに上記無機膜13のエッチングマスク21を用いて層間絶縁膜12に接続孔12を形成した後、無機膜13をエッチングして第1の開口パターン16を転写した第3の開口パターン23のみを形成した状態にし、その無機膜13をエッチングマスク21として、層間絶縁膜12に配線溝24を形成する製造方法である。

請求項（抜粋）：

層間絶縁膜を備えた半導体装置の製造方法において、前記層間絶縁膜上に該層間絶縁膜をエッチングする際のエッチングマスクとなる無機膜を形成する工程と、前記無機膜の上層に、前記層間絶縁膜に配線溝を形成するための第1の開口パターンを形成する工程と、前記無機膜に、前記層間絶縁膜に接続孔を形成するための第2の開口パターンを前記第1の開口パターンに少なくとも一部が重なるように形成する工程とを備えたことを特徴とする半導体装置の製造方法。

IPC (2件)：

H01L 21/768 ,  H01L 21/312

FI (2件)：

H01L 21/90 B ,  H01L 21/312 A

Fターム (48件)：

5F033HH08 ,  5F033HH11 ,  5F033HH32 ,  5F033JJ08 ,  5F033JJ11 ,  5F033JJ32 ,  5F033MM02 ,  5F033MM12 ,  5F033MM13 ,  5F033NN06 ,  5F033NN07 ,  5F033PP06 ,  5F033PP15 ,  5F033PP17 ,  5F033PP19 ,  5F033PP27 ,  5F033QQ09 ,  5F033QQ12 ,  5F033QQ16 ,  5F033QQ25 ,  5F033QQ28 ,  5F033QQ31 ,  5F033QQ37 ,  5F033QQ48 ,  5F033RR04 ,  5F033RR06 ,  5F033RR08 ,  5F033RR09 ,  5F033RR21 ,  5F033RR22 ,  5F033RR24 ,  5F033SS01 ,  5F033SS11 ,  5F033SS15 ,  5F033SS22 ,  5F033TT04 ,  5F033WW02 ,  5F033XX24 ,  5F033XX33 ,  5F058AA10 ,  5F058AC10 ,  5F058AD02 ,  5F058AD05 ,  5F058AD06 ,  5F058AF04 ,  5F058AG01 ,  5F058AH02 ,  5F058AH10