多層プリント回路基板

発明者： , ,
出願人/特許権者：
代理人 (1件)：倉内義朗
公報種別：公開公報
出願番号（国際出願番号）：特願平11-197635
公開番号（公開出願番号）：特開2001-024334
出願日： 1999年07月12日
公開日（公表日）： 2001年01月26日
要約：

【要約】【課題】多層プリント回路基板の電源層およびグランド層に回り込む集積回路素子の高周波電源電流が原因となる放射ノイズの発生を大幅に低減する。【解決手段】電源層とグランド層と信号層とがそれぞれ絶縁層を介して積層され、その表面層に各種集積回路素子が実装された多層プリント回路基板であって、電源層とグランド層との間に挿入されるバイパスコンデンサ30を、電源層とグランド層とが互いに対向する領域を同一形状かつ同一面積で均等に分割した均等分割領域のそれぞれに配置するとともに、均等分割領域の形状を正方形とし、バイパスコンデンサ30をその均等分割領域内のほぼ中心に配置し、かつ、バイパスコンデンサ30の静電容量値を、電源層とグランド層とが対向する領域で形成される基板容量値より大きい値に設定し、バイパスコンデンサ30の合成インダクタンスの値を全て同一に設定する。

請求項（抜粋）：

電源層とグランド層と信号層とがそれぞれ絶縁層を介して積層され、表面層に各種集積回路素子が実装された多層プリント回路基板において、前記電源層と前記グランド層との間に挿入されるバイパスコンデンサが、前記電源層と前記グランド層とが互いに対向する領域を同一形状かつ同一面積で均等に分割した均等分割領域のそれぞれに配置されていることを特徴とする多層プリント回路基板。

IPC (3件)：

H05K 3/46 , H05K 1/02 , H05K 1/18

FI (3件)：

H05K 3/46 Q , H05K 1/02 N , H05K 1/18 J

Fターム (27件)：

5E336AA04 , 5E336AA14 , 5E336BB03 , 5E336BC15 , 5E336BC31 , 5E336BC34 , 5E336CC01 , 5E336CC31 , 5E336CC53 , 5E336CC58 , 5E336EE03 , 5E336GG11 , 5E336GG30 , 5E338AA03 , 5E338BB75 , 5E338CC01 , 5E338CC04 , 5E338CC06 , 5E338CD02 , 5E338EE13 , 5E346AA42 , 5E346AA43 , 5E346BB03 , 5E346BB04 , 5E346CC21 , 5E346FF45 , 5E346HH01

引用特許：

審査官引用 (1件)

特開昭64-004096

前のページに戻る