特許

J-GLOBAL ID：200903012585794183

半導体装置の製造方法

発明者： 窪田 吉孝
出願人/特許権者： NECエレクトロニクス株式会社
代理人 (1件)： 徳丸 達雄
公報種別：公開公報
出願番号（国際出願番号）：特願2003-017955
公開番号（公開出願番号）：特開2004-228528
出願日： 2003年01月27日
公開日（公表日）： 2004年08月12日
要約：

【課題】フッ素イオンによりボロンイオンのチャネル領域への横方向拡散を抑制して短チャネル効果の発生を防止するpチャネル型MOSトランジスタには、フッ素イオン注入時の欠陥による影響起因のるリーク電流を減らすプロセスが必要となっている。【解決手段】フッ素イオン注入領域形成用のフッ素イオン注入、p型LDD6形成用のイオン注入後で、かつ、ゲート電極3,23のサイドウォールの形成前に900°C以上の熱処理を行うことにより、フッ素イオン注入による結晶欠陥を回復することが出来,その結果pチャネル型MOSトランジスタのリークレベルを低くすることができ,かつリークのばらつきも小さくできる。【選択図】 図1

請求項（抜粋）：

半導体基板にMOSトランジスタを形成する半導体装置の製造方法であって、前記MOSトランジスタを形成する工程は、p型MOSトランジスタ形成予定領域上のゲート電極をマスクとして前記半導体基板中にフッ素を導入して埋込フッ素領域を形成する埋込フッ素領域形成工程と、p型MOSトランジスタ形成予定領域上のゲート電極をマスクとして前記半導体基板中にp型不純物を導入してp型ソース/ドレイン電界緩和領域とするp型LDD(Lightly Doped Drain)形成工程と、前記半導体基板を900°C以上で熱処理して前記半導体基板中の結晶欠陥を除去する第1熱処理工程と、前記ゲート電極横に側壁絶縁膜を形成するサイドウォール形成工程とを有することを特徴とする半導体装置の製造方法。

IPC (4件)：

H01L29/78 ,  H01L21/265 ,  H01L21/8238 ,  H01L27/092

FI (3件)：

H01L29/78 301S ,  H01L27/08 321E ,  H01L21/265 Z

Fターム (32件)：

5F048AA07 ,  5F048AC03 ,  5F048BB05 ,  5F048BC01 ,  5F048BC05 ,  5F048BC06 ,  5F048BC18 ,  5F048BD04 ,  5F048BE03 ,  5F048DA25 ,  5F140AA18 ,  5F140AA21 ,  5F140AB03 ,  5F140AC01 ,  5F140BA01 ,  5F140BE07 ,  5F140BF01 ,  5F140BF04 ,  5F140BG08 ,  5F140BG12 ,  5F140BG37 ,  5F140BG51 ,  5F140BG53 ,  5F140BH15 ,  5F140BH22 ,  5F140BH35 ,  5F140BH45 ,  5F140BK02 ,  5F140BK10 ,  5F140BK13 ,  5F140BK20 ,  5F140CD01