特許
J-GLOBAL ID：200903012618752422
ループ処理の並列実行制御に適したレジスタ構成を有するプロセッサ
発明者：
,
,
出願人/特許権者：
代理人 (1件)：
小川 勝男
公報種別：公開公報
出願番号（国際出願番号）：特願平8-249594
公開番号（公開出願番号）：特開平10-097423
出願日： 1996年09月20日
公開日（公表日）： 1998年04月14日
要約：
【要約】【課題】 小さい命令フィールドによる大容量レジスタファイルを扱い、命令レベル並列処理を有効利用するためのソフトウェア技法であるソフトウェアパイプラインを効率良く支援する。【解決手段】 命令実行に伴う論理レジスタへのアクセスで使用される物理レジスタとして、当該論理レジスタ番号毎に対応するポインタにより指定される物理レジスタを使用し、当該命令で指定のある場合は、アクセスに用いたポインタのインクリメントを行い、以降の当該論理レジスタへのアクセスを行う命令に関しては、異なる物理レジスタを使用させる。【効果】 SWPLにおける同一論理レジスタへの書き込みと読み出しの順序保障に伴う逐次化による命令レベル並列性の低下を防げる。
請求項（抜粋）：
論理レジスタ番号で指定される複数の論理レジスタと、物理レジスタ番号で指定される複数の物理レジスタから構成されるレジスタファイルと、論理レジスタ番号を任意の物理レジスタ番号に変換する手段を有するプロセッサであって、第一の論理レジスタへの書き込み命令を複数回実行する際、前記書き込み命令を契機として、順次異なる物理レジスタへアクセスする手段と、論理レジスタからの読み出し命令を複数回実行する際、前記読み出し命令を契機として、前記第一の論理レジスタへの書き込み命令によって順次書き込まれた、前記物理レジスタの順に物理レジスタの内容を、任意の箇所から読み出す手段を有することを特徴とするプロセッサ。
IPC (2件)：
G06F 9/38 330
, G06F 9/45
G06F 9/38 330 E
, G06F 9/44 322 H
