特許

J-GLOBAL ID：200903012622365441

MOS型半導体装置およびその製造方法

発明者： 大江 きく代 ,  栗本 一実 ,  小田中 紳二
出願人/特許権者： 松下電器産業株式会社
代理人 (1件)： 小鍜治 明 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平3-178075
公開番号（公開出願番号）：特開平5-029339
出願日： 1991年07月18日
公開日（公表日）： 1993年02月05日
要約：

【要約】【目的】 基板電圧を印加した状態で短チャネル効果を抑制し、サブミクロン領域への微細化を可能にするMOS型半導体装置とその製造方法を提供する。【構成】 高濃度p型拡散層2をn型の高濃度ソース層3aおよび高濃度ドレイン層3bよりやや深めに形成し、ゲート直下に非常に浅いしきい値電圧制御用n型不純物層5を形成する。この構成により、しきい値電圧の上昇を考慮することなく高濃度p型拡散層2の不純物濃度を高くすることができ、高濃度ソース層3a、高濃度ドレイン層3bおよび低濃度拡散層4の空乏層ののびが抑えられ、短チャネル効果を著しく抑制することができる。

請求項（抜粋）：

半導体基板上に形成された第1導電型の高濃度拡散層と、前記第1導電型の高濃度拡散層内に同程度の深さで形成された第2導電型の高濃度ソース層および高濃度ドレイン層と、前記高濃度ソース層および高濃度ドレイン層の間の主面にゲート絶縁膜を介して設けられたゲート電極と、前記高濃度ソース層と高濃度ドレイン層の間にあって前記高濃度ソース層および高濃度ドレイン層より浅くかつその側面にそれぞれ接して形成された第2導電型の低濃度不純物層とを備えたMOS型半導体装置。

IPC (3件)：

H01L 21/336 ,  H01L 29/784 ,  H01L 21/265

FI (3件)：

H01L 29/78 301 L ,  H01L 21/265 L ,  H01L 29/78 301 H

引用特許：

審査官引用 (2件)

• 特開昭61-292963
  
• 特開平2-082576