特許

J-GLOBAL ID：200903012622814068

不揮発性半導体記憶装置

発明者： 熊倉 眞輔
出願人/特許権者： 富士通株式会社
代理人 (1件)： 平戸 哲夫
公報種別：公開公報
出願番号（国際出願番号）：特願平9-014847
公開番号（公開出願番号）：特開平10-208500
出願日： 1997年01月29日
公開日（公表日）： 1998年08月07日
要約：

【要約】【課題】コマンド入力方式を採用する電気的消去及び書込み可能な不揮発性半導体記憶装置に関し、書込みベイファイ時、データラッチ回路にラッチされている書込みデータとセンスアンプから出力される読出しデータとが一致するか否かを判定する一致判定回路の試験を効率良く行い、試験コストの低減化を図る。【解決手段】一致判定回路試験信号検出回路41が一致判定回路試験信号を検出した時は、8ビット・カウンタ42を活性状態とし、そのカウント信号を試験用データとして一致判定回路30の書込みデータ入力端30A及び読出しデータ入力端30Bに印加する。

請求項（抜粋）：

メモリセルに書き込むべき書込みデータをラッチするデータラッチ回路と、メモリセルから読み出される読出しデータを検出するセンスアンプと、書込みベリファイ時、前記データラッチ回路がラッチしている書込みデータと、前記センスアンプから出力される読出しデータとが一致するか否かを判定する一致判定回路とを備える不揮発性半導体記憶装置において、入出力データのビット数と同一ビット数の二値パターンの全種類を試験用データとして一種類づつ出力して前記一致判定回路の書込みデータ入力端及び読出しデータ入力端に同時に印加する試験回路を備えていることを特徴とする不揮発性半導体記憶装置。

IPC (3件)：

G11C 29/00 673 ,  G11C 29/00 657 ,  G11C 16/02

FI (3件)：

G11C 29/00 673 Z ,  G11C 29/00 657 B ,  G11C 17/00 601 Q