特許
J-GLOBAL ID:200903012625296181

発光素子アレイ・チップおよび光量補正方法

発明者:
出願人/特許権者:
代理人 (1件): 岩佐 義幸
公報種別:公開公報
出願番号(国際出願番号):特願2001-334178
公開番号(公開出願番号):特開2003-136778
出願日: 2001年10月31日
公開日(公表日): 2003年05月14日
要約:
【要約】【課題】 ウェファ内、ウェファ間のチップ光量のばらつきを、光量評価時または評価後、チップ単位で、内蔵抵抗の値を調整して、ある一定の範囲内に収めることのできる発光素子アレイ・チップを提供する。【解決手段】 チップ内蔵抵抗10は、pnpn構造の半導体層を用いて作成される。半導体層103上に2個の電極11a,11bを設けて、これら電極を、絶縁膜110に開けたスルーホールを経てアルミ配線40にそれぞれ接続する。この状態では、電極11a,11b間に半導体層103で作られた抵抗10は、抵抗短絡線13で短絡されている。ウェファ状態で各チップの平均光量を測定し、光量が大きいものは、レーザ光を使い抵抗短絡線13を焼き切る。これにより抵抗値を調整し、発光電流の大きさを変え、光量を補正する。
請求項(抜粋):
pnpn構造の複数の発光素子よりなるアレイを有し、発光点を順次自己走査する機能を有する発光素子アレイ・チップにおいて、前記複数の発光素子アレイに発光電流を供給するラインに、1個以上の抵抗を挿入し、前記発光電流の値を前記抵抗の値により調整することを特徴とする発光素子アレイ・チップ。
IPC (5件):
B41J 2/44 ,  B41J 2/45 ,  B41J 2/455 ,  H01L 33/00 ,  H04N 1/036
FI (3件):
H01L 33/00 K ,  H04N 1/036 A ,  B41J 3/21 L
Fターム (29件):
2C162AE06 ,  2C162AE28 ,  2C162AE47 ,  2C162AF21 ,  2C162AF70 ,  2C162FA04 ,  2C162FA17 ,  2C162FA23 ,  5C051AA02 ,  5C051CA08 ,  5C051DA03 ,  5C051DB02 ,  5C051DB04 ,  5C051DB06 ,  5C051DB18 ,  5C051DB29 ,  5C051DC02 ,  5C051DC05 ,  5C051DC07 ,  5F041AA05 ,  5F041AA46 ,  5F041BB03 ,  5F041BB06 ,  5F041BB22 ,  5F041BB26 ,  5F041CA07 ,  5F041DA82 ,  5F041DB07 ,  5F041FF13
引用特許:
出願人引用 (3件) 審査官引用 (3件)

前のページに戻る