特許
J-GLOBAL ID：200903012627069271
デルタシグマ変調増幅器
発明者：
,
出願人/特許権者：
代理人 (1件)：
砂子 信夫
公報種別：公開公報
出願番号（国際出願番号）：特願平6-068131
公開番号（公開出願番号）：特開平7-254823
出願日： 1994年03月14日
公開日（公表日）： 1995年10月03日
要約：
【要約】【目的】 低レベル入力信号時であってもS/Nのよいデルタシグマ変調増幅器を提供する。【構成】 振幅検出器1によて検出した入力アナログ信号の振幅値に基づく利得で入力アナログ信号をほぼ最大出力の状態にまで可変利得増幅器2で増幅し、入力アナログ信号と可変利得増幅器2の出力との差を差動増幅器13によって増幅する。可変利得増幅器2の出力と帰還信号との差を積分器5で積分し、積分出力を1ビット量子化器6によって量子化し、量子化出力をクロック発振器8からのクロックに基づいて遅延器7によって遅延し、遅延出力を帰還回路9および出力段増幅器12へ送出し出力段増幅器12の出力中から必要な周波数帯域の信号のみをローパスフィルタ17によって取り出す。一方、直流/直流変換器14によって差動増幅器13の出力を基準電圧に重畳した電圧を電力増幅器12の電源電圧とした。
請求項（抜粋）：
入力アナログ信号の振幅値を検出する振幅検出器と、前記振幅検出器により検出された振幅値に基づく利得で前記入力アナログ信号をほぼ最大出力の状態にまで増幅する可変利得増幅器と、前記入力アナログ信号と前記可変利得増幅器の出力との差を取り出す減算器と、前記可変利得増幅器の出力と帰還信号との差を積分する積分器と、積分器の出力を1ビット量子化する1ビット量子化器と、前記1ビット量子化器の出力をクロック発振器からのクロックに基づいて遅延させる遅延器と、前記遅延器の出力を入力としかつ出力を帰還信号として前記積分器へ送出する帰還回路と、前記遅延器の出力を増幅する出力段増幅器と、前記出力段増幅器の出力中から必要な周波数帯域の信号のみを通過させるローパスフィルタと、前記減算器の出力を基準電圧に重畳して出力電圧としかつ出力電圧を前記電力増幅器に電源電圧として供給する直流/直流変換器とを備えたことを特徴とするデルタシグマ変調増幅器。
IPC (2件)：
前のページに戻る
