特許

J-GLOBAL ID：200903012628493921

周波数弁別器

発明者： 衣笠 教英
出願人/特許権者： 松下電器産業株式会社
代理人 (1件)： 宮井 暎夫
公報種別：公開公報
出願番号（国際出願番号）：特願平4-111714
公開番号（公開出願番号）：特開平5-308660
出願日： 1992年04月30日
公開日（公表日）： 1993年11月19日
要約：

【要約】【目的】 弁別精度を低下させることなく、周波数弁別速度を速くすることができ、しかも回路素子数の削減を図って集積化に際しサイズを小さくする。【構成】 基準信号HSSと同周期のリセットパルスRPの1周期の間にクロック信号CKSをバイナリカウンタ1でカウントし、バイナリカウンタ1のデコード値によりクロック信号周波数を弁別する。デコーダ4,5のデコード出力でセットされるR-Sラッチ60,80を設けてあり、それぞれデコーダ3のデコード出力でリセットされる。R-Sラッチ80は出力信号がそのまま弁別信号出力端子13に供給され、R-Sラッチ60の出力信号は、デコーダ3のデコーダ出力によりセットされ、基準信号HSSによりトリガされるD-フリップフロップ10によって遅延させられて弁別信号出力端子14に供給される。したがって基準信号HSSの1周期の間にクロック信号周波数を3つの状態に定常的に弁別することができる。

請求項（抜粋）：

クロック信号の周波数を周波数弁別の基準となる基準信号の周波数に対する倍数によって3つの範囲に弁別する周波数弁別器であって、周波数弁別すべきクロック信号を直接カウントするカウンタと、前記基準信号から前記クロック信号に同期したリセットパルスを作成するリセットパルス発生器と、前記カウンタの出力値をデコードし前記カウンタの出力値が3つの範囲に弁別するときの下側しきい値となったときに出力を発生する第1のデコーダと、前記カウンタの出力値をデコードし前記カウンタの出力値が3つの範囲に弁別するときの上側しきい値となったときに出力を発生する第2のデコーダと、前記カウンタの出力値をデコードし前記カウンタの出力値が前記下側しきい値より小さい任意の値となったときに出力を発生する第3のデコーダと、前記第3のデコーダの出力でリセットされるとともに前記第1のデコーダの出力でセットされる第1のR-Sラッチと、前記第3のデコーダの出力でリセットされるとともに前記第2のデコーダの出力でセットされる第2のR-Sラッチと、D入力端子に前記第1のR-Sラッチの出力が加えられ、クロック端子に前記基準信号が加えられ、前記第3のデコーダの出力でセットされるD-フリップフロップとを備え、前記第2のR-Sラッチの出力端子を第1の弁別信号出力端子とし、前記D-フリップフロップの出力端子を第2の弁別信号出力端子としたことを特徴とする周波数弁別器。