特許
J-GLOBAL ID：200903012638564878
モノリシック薄膜共振器格子フィルタおよびその製造方法
発明者：
,
,
出願人/特許権者：
代理人 (1件)：
大貫 進介 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平8-218108
公開番号（公開出願番号）：特開平9-064683
出願日： 1996年08月01日
公開日（公表日）： 1997年03月07日
要約：
【要約】【目的】 簡単かつ安価で製造可能で、しかも信頼性の高い薄膜圧電共振器格子フィルタおよびその形成方法を提供する。【構成】 モノリシック薄膜共振器格子フィルタ(30)は、基板(10)上に配置され、第1のI/O端子集合を規定する導電性膜(22)の離間ストリップ(42,43)と、導電性膜(22)上に配置された圧電物質層(25)と、第1ストリップ(42,43)に直交するように圧電層(25)上に配置され、各々薄膜共振器(35〜38)と第2のI/O端子集合とを規定する交差領域を形成する、導電性物質(24)の離間導電性ストリップ(40,41)とを含む。複数の誘電体膜(27)の部分が、選択された交差領域上に配置され、薄膜共振器(36,37)に質量負荷をかけることにより、共振周波数を低下させる。
請求項（抜粋）：
薄膜共振器のモノリシック・アレイを製造する方法であって:平面(11,16)を有する支持基板(10)を用意する段階;前記支持基板(10)の平面(11,16)上に第1導電性膜(22)を配置し、該第1導電性膜(22)を複数の第1離間導電性ストリップ(42,43)に分離して、第1のI/O端子集合を規定する段階;前記第1導電性膜(22)上に圧電物質層(25)を配置する段階;前記圧電物質層(25)上に第2導電性膜(24)を配置し、該第2導電性膜(24)を、複数の第1導電性ストリップ(42,43)に対してある角度をなして位置付けられた複数の第2離間導電性ストリップ(40,41)に分離し、前記複数の第2導電性ストリップ(40,41)の各々が、前記第1導電性ストリップ(42,43)の各々の一部に交差領域において上に位置し、かつ第2のI/O端子集合を規定し、前記交差領域の各々が、ある共振周波数を有する薄膜共振器(35〜38)を規定する段階;および前記複数の交差領域(36,37)の各々の上に、誘電体物質膜(27)の複数の部分を1つずつ配置し、前記複数の交差部分によって規定された薄膜共振器(36,37)に質量負荷をかけ、質量負荷がかけられた前記薄膜共振器の共振周波数を変更する段階;から成ることを特徴とする方法。
IPC (2件)：
FI (2件)：
H03H 9/17 F
, H03H 3/02 E
